Vereinigte Staaten
Temple Health
Astera Labs
Principal Digital Design Engineer (AI Fabric)
Vereinigte Staaten
San Jose, California, United States
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Astera Labs (NASDAQ: ALAB) bietet Rack-Scale-KI-Infrastruktur durch spezialisierte Konnektivitätslösungen. Durch die Zusammenarbeit mit Hyperscalern und Ökosystempartnern ermöglicht Astera Labs Organisationen, das volle Potenzial moderner KI auszuschöpfen. Die Intelligent Connectivity Platform von Astera Labs integriert CXL®, Ethernet, NVLink, PCIe® und UALink™ Halbleiter-basierte Technologien mit der COSMOS-Software-Suite des Unternehmens, um diverse Komponenten zu kohäsiven, flexiblen Systemen zu vereinen, die End-to-End Scale-up und Scale-out-Konnektivität liefern. Das Geschäft mit kundendefinierten Konnektivitätslösungen ergänzt das standardbasierte Portfolio des Unternehmens und ermöglicht es Kunden, maßgeschneiderte Architekturen einzusetzen, um ihre individuellen Infrastrukturanforderungen zu erfüllen. Erfahren Sie mehr unter asteralabs.com asteralabs.com/.
Überblick
Treten Sie unserem Team als Principal Digital Design Engineer bei, um Digitaldesigns der nächsten Generation für Hochleistungs-Konnektivitätslösungen zu entwerfen und zu implementieren. Sie werden komplexe Blöcke von der Mikroarchitektur bis zum Silicon Bring-up verantworten, die RTL-Implementierung vorantreiben und mit Verifikations-, PD- und DFT-Teams zusammenarbeiten, um leistungsstarke Produkte in einem schnelllebigen, kollaborativen Umfeld zu liefern.
Hauptverantwortlichkeiten
- Entwicklung und Implementierung komplexer digitaler Blöcke und Subsysteme durch Definition der Mikroarchitektur und Steuerung des digitalen Designs.
- Zusammenarbeit mit Verifikationsteams zur Entwicklung von Testplänen, Erreichung der Coverage-Schließung und zum Debuggen komplexer Probleme.
- Leitung von Anstrengungen zur Erreichung von Timing Closure und Implementierung von Design-for-Test (DFT)-Funktionen für optimale Designleistung.
- Enge Zusammenarbeit mit Post-Silicon-Teams zur Unterstützung des Silicon Bring-up und Debugging.
- Mentoring von Junior-Ingenieuren zur Entwicklung ihrer technischen Fähigkeiten und ihres Fachwissens.
- Aktive Mitwirkung an der Entwicklung und Verbesserung von Silicon-Entwicklungsprozessen.
- Steuerung von Designs bis zur Produktion, Gewährleistung der Rechenschaftspflicht für Qualität, Zeitplan und den Gesamterfolg des Designs.
Erforderliche Qualifikationen
Ausbildung & Erfahrung
- Bachelor-Abschluss in Elektrotechnik oder gleichwertig.
- 8+ Jahre praktische Erfahrung in der Entwicklung komplexer SoC/Silicon-Produkte in den Märkten Server, Storage und/oder Networking.
Expertise im Digitaldesign
- Architekturdefinition und Mikroarchitekturentwicklung.
- RTL-Codierung, funktionale Simulation und Synthese.
- Timing Closure und Gate-Level-Simulation (GLS).
- Implementierung von Design for Test (DFT).
- Produktionserfahrung mit fortschrittlichen CMOS-Knoten (≤7nm).
Protokolle & Integration
- Tiefgreifende Expertise in mindestens einem Hochgeschwindigkeitsprotokoll – PCIe®, Ethernet, Infiniband, DDR oder ähnlich.
- Integration und Verifikation von Drittanbieter-IPs.
- Block-Level-Design-Verantwortung von der Architektur bis GDS.
Werkzeuge & Methodologien
- Beherrschung der digitalen Design-Flows von Cadence und/oder Synopsys.
- Vertrautheit mit UVM-basierten Verifikationsmethodologien.
- Expertise in Silicon Bring-up, Debugging und Fehleranalyse.
Professionelle Attribute
- Starke Arbeitsmoral mit der Fähigkeit, mehrere Prioritäten in einem dynamischen Umfeld auszubalancieren.
- Ausgezeichnete Kommunikations- und Kollaborationsfähigkeiten; komfortabel in der zusammenarbeit mit globalen Teams über Funktionsgrenzen hinweg.
- Selbstgesteuerter Lerner, der mit minimaler Aufsicht gedeiht und sich schnell an veränderte Anforderungen anpasst.
- Kundenorientierte Denkweise mit der Fähigkeit, Geschäftsanforderungen in technische Exzellenz zu übersetzen.
Bevorzugte Qualifikationen
- Nachweisliche Erfolgsbilanz bei der Auslieferung mehrerer Hochleistungsdesigns zur Produktion in Rechenzentrumsumgebungen.
- Praktische Zusammenarbeit mit Embedded-Firmware-Teams; tiefes Verständnis der Herausforderungen und Einschränkungen der Firmware-Entwicklung.
- Vertrautheit mit Standard-Embedded-Prozessorsubsystemen (RISC-V, Arm, etc.).
- Nachgewiesene Beiträge zur Designmethodik, CAD-Automatisierung oder Designinfrastruktur zur Verbesserung der Produktivität oder Designqualität.
Die Gehaltsspanne für die Basisvergütung liegt zwischen $185,000.00 USD und $230,000.00 USD. Ihre Basisvergütung wird bestimmt basierend auf Ihrem Standort, Ihrer Erfahrung und der Bezahlung von Mitarbeitern in ähnlichen Positionen.
Wir wissen, dass Kreativität und Innovation häufiger entstehen, wenn Teams vielfältige Ideen, Hintergründe und Erfahrungen einbringen. Wir ermutigen jeden mit relevanter Erfahrung aktiv zur Bewerbung, einschließlich People of Color, LGBTQ+- und nicht-binärer Personen, Veteranen, Eltern und Menschen mit Behinderungen.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen