Vereinigte Staaten
Temple Health
Astera Labs
Principal Silicon Validation Engineer
Vereinigte Staaten
San Jose, California, United States
PythonC++
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Astera Labs (NASDAQ: ALAB) bietet durch maßgeschneiderte Konnektivitätslösungen eine KI-Infrastruktur im Rack-Maßstab. Durch die Zusammenarbeit mit Hyperscalern und Ökosystempartnern ermöglicht Astera Labs Organisationen, das volle Potenzial moderner KI auszuschöpfen. Die Intelligent Connectivity Platform von Astera Labs integriert Halbleitertechnologien wie CXL®, Ethernet, NVLink, PCIe® und UALink™ mit der COSMOS-Software-Suite des Unternehmens, um diverse Komponenten zu kohärenten, flexiblen Systemen zu vereinen, die End-to-End Scale-up und Scale-out-Konnektivität liefern. Das Geschäft mit kundenspezifischen Konnektivitätslösungen ergänzt das standardbasierte Portfolio und ermöglicht es Kunden, maßgeschneiderte Architekturen bereitzustellen, um ihre einzigartigen Infrastrukturanforderungen zu erfüllen. Entdecken Sie mehr unter asteralabs.com asteralabs.com/.
Überblick
Die Mission dieser Rolle ist die Entwicklung und Durchführung von elektrischen Validierungstests, die die parametrische Geräteleistung und die betrieblichen Margen unter allen Systembedingungen quantifizieren. Das Validierungsteam hält die Kundenanforderungen auf höchstem Niveau und dient als endgültige Instanz für die Zertifizierung der parametrischen Konformität eines Produkts.
Astera Labs sucht motivierte Principal / Senior Principal Post-Silicon Validation Engineers zur Unterstützung unseres bahnbrechenden Portfolios an Konnektivitätsprodukten für Anwendungen im Bereich Künstliche Intelligenz und Machine Learning. In dieser Rolle definieren Sie umfassende Post-Silicon- Validierungspläne, automatisieren IC- und Board-Level-Tests und entwerfen Experimente, um unerwartetes Verhalten zu identifizieren und dessen Ursachen zu ermitteln. Sie analysieren und berichten Validierungsergebnisse im Abgleich mit Spezifikationen, arbeiten eng mit wichtigen internen Stakeholdern zusammen, quantifizieren Leistungsmargen und stellen robuste, produktionsreife Designs sicher.
Grundlegende Qualifikationen
- Starke akademische und technische Ausbildung in Elektrotechnik oder Informatik. Mindestens ein Bachelor-Abschluss ist erforderlich, ein Master-Abschluss ist bevorzugt.
- Mindestens 10 Jahre Erfahrung in der Unterstützung oder Entwicklung komplexer SoC/Siliziumprodukte für Server-, Speicher- und/oder Netzwerkanwendungen.
- Professionelle Einstellung mit der Fähigkeit, eine dynamische Liste mehrerer Aufgaben zu priorisieren, interne Besprechungen im Voraus zu planen und vorzubereiten sowie mit minimaler Anleitung und Aufsicht zu arbeiten.
- Unternehmergeist, Offenheit und eine "Can-do"-Einstellung. Denken und handeln Sie kundenorientiert!
- Nachgewiesene Erfolgsbilanz bei der selbstständigen Problemlösung, vorzugsweise als Tech Lead
* Erforderliche Erfahrung
- Erfahrung mit Debugging und Bring-up von komplexen SoCs mit Hochgeschwindigkeitsschnittstellen wie PCIe/802.3 Ethernet
- Starke Problemlösungsfähigkeiten, Fähigkeit zur selbstständigen Problemlösung
- Grundlegende Kenntnisse wichtiger Hochgeschwindigkeits-Designblöcke wie PLLs, CTLE, DFE, Tx EQ, PAM4-Signalisierung
- Starke python-Skripting- und Programmierfähigkeiten: Kenntnisse in objektorientierter Programmierung und grundlegende DevOps-Kenntnisse mit git für Quellcodeverwaltung und Zusammenarbeit
- Beherrschung von Hochgeschwindigkeits-Laborgeräten wie BERT, Oszilloskop und VNA
Bevorzugte Erfahrung
- Erfahrung in Systemtests, Charakterisierung, Margenanalyse und Optimierung von Hochgeschwindigkeits-Gigabit-Datenverbindungen über lange und kurze Kanäle
- Vertrautheit mit PCIe oder Ethernet, insbesondere mit Electrical Compliance Sections
- Praktische Erfahrung mit Signalintegrität, insbesondere im Hinblick auf PCIe/Ethernet-Tests und CEM/NVMe-Schnittstellen
- Arbeitskenntnisse in C oder C++ für Embedded Firmware
- Vertrautheit mit IEEE 802.3x Ethernet-Standards und sowohl NRZ- als auch PAM-4-Signalisierung
- Arbeitskenntnisse gängiger serieller Datenspezifikationen wie I2C, SPI usw.
- Kenntnisse in Schematic Capture und PCB-Layout-Tools von Cadence, Altium usw.
- Kenntnisse von Simulationswerkzeugen wie MATLAB, Keysight ADS oder PLTS zur Datenanalyse und Modellierung von elektrischen Kanal- und Signalintegritätsproblemen
Die Gehaltsspanne beträgt USD $205,000 - USD $260,000. Ihr Grundgehalt wird bestimmt basierend auf Ihrem Standort, Ihrer Erfahrung und dem Gehalt von Mitarbeitern in ähnlichen Positionen.
Wir wissen, dass Kreativität und Innovation häufiger entstehen, wenn Teams vielfältige Ideen, Hintergründe und Erfahrungen einbringen. Wir ermutigen jeden mit relevanter Erfahrung aktiv zur Bewerbung, einschließlich People of Color, LGBTQ+ und nicht-binärer Personen, Veteranen, Eltern und Menschen mit Behinderungen.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen