Vereinigte Staaten
Siemens
Astera Labs
Senior Software Engineer – KI für RTL-Design & formale Verifikation
Vereinigte Staaten
San Jose, California, United States
Python
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Astera Labs (NASDAQ: ALAB) bietet KI-Infrastruktur auf Rack-Ebene durch zweckgebundene Konnektivitätslösungen. Durch die Zusammenarbeit mit Hyperscalern und Ökosystempartnern ermöglicht Astera Labs Unternehmen, das volle Potenzial moderner KI auszuschöpfen. Die Intelligent Connectivity Platform von Astera Labs integriert CXL®-, Ethernet-, NVLink-, PCIe®- und UALink™-halbleiterbasierte Technologien mit der COSMOS-Software-Suite des Unternehmens, um diverse Komponenten zu kohäsiven, flexiblen Systemen zu vereinen, die eine durchgängige Scale-up- und Scale-out-Konnektivität liefern. Das Geschäft mit kundenspezifischen Konnektivitätslösungen ergänzt das standardbasierte Portfolio und ermöglicht es Kunden, maßgeschneiderte Architekturen bereitzustellen, um ihre individuellen Infrastrukturanforderungen zu erfüllen. Erfahren Sie mehr unter asteralabs.com.
Senior Software Engineer – KI für RTL-Design & formale Verifikation
Werden Sie Teil der AppliedAI-Organisation von Astera Labs, wo wir die Konnektivitätsinfrastruktur aufbauen, die KI- und Cloud-Rechenzentren antreibt. Unser Team arbeitet an der Schnittstelle von digitalem und analogem Design, Verifikation und KI-Tooling und bewältigt die Komplexität von Halbleiterprodukten der nächsten Generation in dem Tempo, das unsere Branche erfordert. Wir suchen nach Möglichkeiten, KI-gesteuerte Agenten zu entwickeln und einzusetzen, die RTL- und physische Design-, statische Analyse- und formale Verifikations-Workflows beschleunigen. Der ideale Kandidat kombiniert einen starken Hintergrund in ASIC- und Software-Engineering mit praktischer Erfahrung im digitalen oder analogen Design oder der Verifikation und freut sich darauf, LLMs und agentenbasierte Systeme auf reale Chip-Design-Probleme anzuwenden.
Ihre Aufgaben
- Konzeption, Entwicklung und Bereitstellung von KI-Anwendungen unter Verwendung von LLMs, agentenbasierten Frameworks und verwandten Technologien zur Unterstützung von RTL-, physischen und analogen Design-, statischen/Lint-Prüfungs- und formalen Verifikationsabläufen.
- Aufbau einer Infrastruktur zur Bereitstellung von LLM-gestützten Engineering-Assistenten und Multi-Turn-Dialogsystemen, die Designern und Verifikationsingenieuren helfen, schneller Fehler zu beheben und die Abdeckung früher zu erreichen.
- Entwicklung agentenbasierter KI-Lösungen für Aufgaben wie RTL-Regel- und Lint-Prüfung, RTL-Optimierung, Bug-Triage, formale Beweiskonvergenz und Analyse statischer Verifikationsberichte; Feinabstimmung und Integration dieser Lösungen in bestehende CAD/EDA-Abläufe.
- Aufbau und Pflege von Design-Datenbanken und Dashboards, die agentenbasierte und deterministische Abfragen kombinieren, um relevante technische Daten bereitzustellen und den Designabschluss zu beschleunigen.
- Enge Zusammenarbeit mit den Teams für RTL-Design, DV, formale Verifikation und CAD/EDA, um Schwachstellen zu verstehen und diese in KI-gestützte Tools zu übersetzen.
Grundlegende Qualifikationen
- Bachelor- oder Masterabschluss in Elektrotechnik, Informatik/Informationstechnik oder eine vergleichbare Qualifikation.
- 4-10 Jahre Berufserfahrung im Software-Engineering mit direktem Bezug zu RTL-Design, statischer/Lint-Verifikation oder formalen Verifikationsmethoden.
- Fundierte Kenntnisse in Python für schnelles Prototyping sowie starke Grundlagen in Datenstrukturen, Algorithmen und Software-Engineering-Praktiken.
- Erfahrung mit LLMs, einschließlich Feinabstimmung, Aufbau von Multi-Agenten-Systemen, RAG-Pipelines und Vektordatenbanken.
- Starke analytische, kommunikative und zwischenmenschliche Fähigkeiten mit nachgewiesener Fähigkeit, effektiv in einem schnelllebigen, funktionsübergreifenden Startup-Umfeld zu arbeiten.
- Eine proaktive, eigenverantwortliche Herangehensweise an die Problemlösung und die Fähigkeit, mit Unklarheiten umzugehen.
Was Sie besonders auszeichnet
- Vertrautheit mit RTL-Designsprachen (Verilog/SystemVerilog) und formalen/statischen Verifikationstools (z. B. JasperGold, VC Formal oder ähnliche) ist ausdrücklich erwünscht.
- Direkte Erfahrung in der Anwendung von KI/ML-Techniken auf EDA- oder CAD-Ablaufprobleme.
- Beherrschung moderner Software-Engineering-Praktiken, einschließlich Versionskontrolle, Testing und CI/CD.
- Erfahrung mit formaler Eigenschaftsverifikation, assertionsbasierter Verifikation (SVA) oder statischen Timing-/Lint-Tools.
- Nachweisliche Erfolge beim Lernen über verschiedene Fachbereiche hinweg (KI/ML und Hardware-Design) und deren Kombination zu neuartigen technischen Lösungen.
Die Gehaltsspanne liegt bei $160,500 bis $200,000, abhängig von Erfahrung, Level und geschäftlichen Anforderungen. Diese Position kann für diskretionäre Boni, Anreize und Sozialleistungen in Frage kommen.
Wir wissen, dass Kreativität und Innovation häufiger entstehen, wenn Teams unterschiedliche Ideen, Hintergründe und Erfahrungen einbringen. Wir ermutigen daher aktiv alle Personen mit relevanter Erfahrung, sich zu bewerben, einschließlich People of Color, LGBTQ+- und nicht-binärer Personen, Veteranen, Eltern und Menschen mit Behinderungen.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen