The MITRE Corporation
Baya Systems
PD SC-USA Remote
Baya Systems, Inc.
Baya Systems ist inspiriert vom Baya-Vogel, auch Webervogel genannt. Baya-Vögel weben sehr einzigartige und kunstvolle hängende Nester aus verschiedenen Materialien. Die Nester sind robust und sicher, dabei aber extrem leicht und effizient.
Baya ist ein schnell wachsendes Series B Startup, das von Serienunternehmern mit der Vision gegründet wurde, das intelligente Computing im aufkommenden Chiplet-Zeitalter zu beschleunigen. Wir konzentrieren uns auf softwaregesteuerte, einheitliche Fabric-Lösungen für Single-Die- und Multi-Die-Systeme. Wir entwerfen und lizenzieren disruptive geistige Eigentumsrechte für den Einsatz in Halbleiterchips, mit Softwareentwicklungsplattformen, um den Designprozess zu vereinfachen und die Markteinführungszeit für komplexe System-on-Chip (SoC) und Multi-Chiplet-Systeme zu verkürzen. Dies ermöglicht unseren Partnern, innovative und überzeugende Lösungen für die Märkte Rechenzentrum, Infrastruktur, KI, Automobil und Edge IoT zu entwickeln. Wir suchen energiegeladene und engagierte Mitarbeiter, die unsere Leidenschaft für Innovation und Exzellenz in der Halbleiterindustrie teilen, die bahnbrechende Produkte und Dienstleistungen ermöglicht!
Baya Systems, Inc. sucht einen Principal Engineer – Physical Design. Diese Stelle ist eine vollständig remote Position, und Kandidaten können überall in den USA arbeiten.
Der Hauptsitz des Unternehmens befindet sich in 5201 Great America Parkway Suite 100, Santa Clara, CA 95054.
WENN INTERESSIERT, BITTE RESUMES PER E-MAIL SENDEN:
Baya Systems, Inc.:
Rich Goldstein
Talent Acquisition Manager
rich.goldstein@bayasystems.com
Mindestanforderungen
Die Position erfordert einen Bachelor-Abschluss oder ein ausländisches Äquivalent in Elektrotechnik oder Computertechnik oder einem verwandten Fachgebiet und 5 Jahre Erfahrung in der angebotenen Stelle oder als Project Engineer, Senior Project Engineer, Design Engineer oder einem anderen eng verwandten Bereich und die folgenden Fähigkeiten:
- Erfahrung in Floorplanning, Physical Design Validation, Clock Trees, Automatisierung von Physical Design Flows, ICC und SoC-Architektur.
Aufgaben
Verantwortung für RTL-zu-GDS-Physical-Implementation-Flows für Synthese, Floorplanning, Platzierung und Routing, Clock Tree Synthesis, Timing- und Power-Closure, EM/IR, PDV und finales PD-Sign-off; Verantwortung für Physical Design und Implementierung von Hochleistungsdesigns von Blockebene bis zu Systemkomponenten; Enge Zusammenarbeit mit Mikroarchitekten zur Erforschung von Performance-, Power- und Area-Kompromissen für Hochleistungs- und Low-Power-Designs; Machbarkeitsstudien für Physical Design und Designempfehlungen für beste PPA-Entwicklungsmethoden und Rezepte für verschiedene Phasen der Physical Implementation; Durchführung verschiedener Physical Design Validation (PDV) Flows für Timing, Power, EM/IR usw. zur Gewährleistung der Physical Design-Qualität; Durchführung von Design Rule Checking (DRC), (LVS) Checks und anderen Physical Verification-Aufgaben.
Vergütung
- Gehalt entsprechend der Erfahrung
- Leistungsanreize
- Umfassende Kranken-, Zahn- und Augenversicherungsleistungen
- 401(k) Altersvorsorgeplan
- Eigenkapital
