Vereinigtes Königreich
LSEG
Fractile
Senior/Principal Physical Design Engineer
Vereinigtes Königreich
Bristol, England, United Kingdom
Python
Automatische Übersetzung. Prüfe das Original.
Über Fractile
Senior / Principal Physical Design Engineer
Fractile wurde 2022 mit der Überzeugung gegründet, dass die weltweit leistungsfähigsten KI-Systeme letztendlich durch die Zeit begrenzt würden, die für die Erzielung nützlicher Ergebnisse benötigt wird. Wir haben alles auf die logische Schlussfolgerung gesetzt: dass der einzige Weg, diesen latenten Wert wirklich zu erschließen und Geschwindigkeit in großem Maßstab praktikabel zu machen, darin bestand, die Hardware, auf der wir unsere modernsten KI-Modelle ausführen, radikal neu zu erfinden. Seitdem bauen wir Chips und Systeme, die dieses Problem angehen: Wie können wir effizient Tausende von Tokens pro Sekunde ausgeben und gleichzeitig die Komplexitäts- und Kapazitätsherausforderungen des Betriebs großer Modelle mit sehr langen Kontexten bewältigen.
Die Workloads, die die Grenzen des aktuellen Fortschritts ausloten, sind bereits transformativ; es sind die technischen und wirtschaftlichen Grenzen der Inferenzgeschwindigkeit, die den Fortschritt einschränken. Die bestimmende Arbeit des 21. Jahrhunderts wird durch die Inferenz-Engine gekennzeichnet sein, die immense und diffuse Ketten intellektueller Forschung liefert, sei es in der Medikamentenentwicklung, im Software-Engineering, in der Materialforschung oder in jedem Bereich, in dem der Fortschritt durch tiefgreifendes Denken und Intelligenz zur Lösung komplexer Probleme angetrieben wird.
Wir suchen einen hochqualifizierten Senior/Principal Physical Design Engineer, der zu unseren Chipdesigns der nächsten Generation beitragen kann. Als Physical Design Engineer sind Sie für die End-to-End-Implementierung komplexer IC-Physikdesigns verantwortlich, von der Synthese bis zum Sign-off, einschließlich Möglichkeiten für die vollständige Chip-Verantwortung. Sie werden mit funktionsübergreifenden Teams zusammenarbeiten, darunter Logic Design, Verifikation und Prozesstechnologie, um Leistung, Stromverbrauch und Fläche (PPA) zu optimieren und gleichzeitig die Designintegrität und Herstellbarkeit sicherzustellen.
Fractile strebt danach, die Taktfrequenz des globalen Fortschritts zu erhöhen, ein Chip nach dem anderen. Wir haben kürzlich 220M von Investoren wie Founders Fund und Accel erhalten, und unsere wichtigste Arbeit liegt noch vor uns. Werden Sie Teil unseres Teams!
Hauptverantwortlichkeiten: *
- Steuerung der physischen Implementierung von ASIC/SoC-Designs, einschließlich Floorplanning, Platzierung, Clock Tree Synthesis (CTS), Routing und Sign-off, mit potenzieller Verantwortung für die vollständige Chip-Ausführung. *
- Arbeit an Synthese, Timing-Analyse (STA) und Optimierung, um die besten PPA-Metriken zu erzielen. *
- Durchführung von Power-Planung und -Analyse, Behandlung von IR-Drop, Elektromigration und Low-Power-Designtechniken. *
- Sicherstellung der Einhaltung von Design Rule Check (DRC), Layout vs. Schematic (LVS) und anderer physischer Verifikationen. *
- Zusammenarbeit mit DFT-Ingenieuren zur Integration von Design-for-Test (DFT)-Strukturen in die physische Implementierung. *
- Entwicklung von Flows in EDA-Tools wie Cadence Innovus, Synopsys Fusion Compiler, Mentor Graphics Calibre und anderen. *
- Schnittstelle zu Foundries und Prozessingenieuren, um Herstellbarkeit und Ausbeuteoptimierung sicherzustellen. *
- Enge Zusammenarbeit mit RTL- und Architekturteams zur Steuerung der Design-Machbarkeit, von Constraints und physikalisch bewusstem RTL-Design. *
- Arbeit mit fortschrittlichen KI-Tools und -Modellen zur Verbesserung der Produktivität, Analyse und Designqualität.
Bevorzugte Qualifikationen: *
- Bachelor-, Master- oder PhD-Abschluss in Elektrotechnik, Computertechnik oder einem verwandten Fachgebiet. *
- 8+ Jahre Erfahrung im Physical Design für fortschrittliche Technologieknoten (z. B. 7nm, 5nm oder darunter). *
- Starke Kenntnisse in EDA-Tools für Place & Route, STA und Sign-off. *
- Solides Verständnis von CMOS-Technologie, Halbleiterphysik und Prozessbeschränkungen. *
- Erfahrung mit Low-Power-Designmethoden, Techniken zur Leistungsoptimierung und Multi-Power-Domain-Architekturen. *
- Expertise in Timing Closure, Signalintegrität, IR-Drop-Analyse und formaler Verifikation. *
- Kenntnisse in Skriptsprachen wie TCL, Perl oder Python zur Automatisierung. *
- Ausgezeichnete Problemlösungsfähigkeiten, Kommunikations- und Teamfähigkeit in einer kollaborativen Designumgebung. *
- Erfahrung in High-Performance Computing (HPC), KI-Beschleunigern oder Netzwerkchips. *
- Erfahrung oder starkes Interesse an der Nutzung fortschrittlicher KI-Tools und -Modelle im Engineering-Workflow
Was wir bieten *
- Wettbewerbsfähiges Gehalt: Ein wettbewerbsfähiges Gehalt, das Ihre Erfahrung und die Spezialisierung der Rolle widerspiegelt. *
- Eigenkapital & Eigentümerschaft: Bedeutendes Eigenkapital, damit alle am Wertschöpfungsprozess teilhaben. *
- Leistungen: Private Kranken-, Zahn- und Augenversicherung, beitragsfinanzierte Rente, 25 Urlaubstage plus Feiertage und Lebens-/schwere Erkrankungsversicherung. *
- Vielfältiges & unterhaltsames Büro: Wir glauben, dass die schwierigsten Probleme von den breitesten Köpfen gelöst werden. Wir verpflichten uns zur Chancengleichheit durch die Gewinnung und Bindung eines vielfältigen Teams und den Aufbau einer integrativen Umgebung.
Exportkontrollen
Unsere Arbeit umfasst Technologien, die den britischen, US-amerikanischen und anderen internationalen Exportkontrollvorschriften unterliegen. Bestimmte Rollen erfordern möglicherweise zusätzliche Eignungsprüfungen, um die Einhaltung des geltenden Rechts sicherzustellen. Wir werden während des gesamten Einstellungsprozesses transparent darüber informieren.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen