Mexiko
Inetum
Qualcomm
Standard Cell Layout Engineer
Mexiko
Tijuana, Baja California, Mexico
Python
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Unternehmen: QUALCOMM SEMICONDUCTORES Y SISTEMAS AVANZADOS DE BAJA CALIFORNIA
Job-Bereich: Engineering Group, Engineering Group > ASICS Engineering
Bewerber: Qualcomm ist ein Arbeitgeber, der Chancengleichheit fördert. Wenn Sie eine Person mit Behinderung sind und während des Bewerbungs-/Einstellungsverfahrens angemessene Vorkehrungen benötigen, können Sie sicher sein, dass Qualcomm sich für die Bereitstellung eines barrierefreien Prozesses einsetzt. Sie können eine E-Mail an disability-accomodations@qualcomm.com senden oder die gebührenfreie Nummer von Qualcomm hier anrufen. Auf Anfrage wird Qualcomm angemessene Vorkehrungen treffen, um Menschen mit Behinderungen die Teilnahme am Einstellungsverfahren zu ermöglichen. Qualcomm setzt sich auch dafür ein, unseren Arbeitsplatz für Menschen mit Behinderungen zugänglich zu machen. (Bitte beachten Sie, dass diese E-Mail-Adresse zur Bereitstellung angemessener Vorkehrungen für Menschen mit Behinderungen verwendet wird. Wir werden hier nicht auf Anfragen nach Aktualisierungen von Bewerbungen oder Lebensläufen antworten).
Qualcomm erwartet von seinen Mitarbeitern die Einhaltung aller geltenden Richtlinien und Verfahren, einschließlich, aber nicht beschränkt auf Sicherheits- und andere Anforderungen zum Schutz vertraulicher Unternehmensinformationen und anderer vertraulicher und/oder proprietärer Informationen, soweit diese Anforderungen nach geltendem Recht zulässig sind.
An alle Personal- und Rekrutierungsagenturen: Unsere Karriereseite ist nur für Einzelpersonen bestimmt, die eine Stelle bei Qualcomm suchen. Personal- und Rekrutierungsagenturen sowie Einzelpersonen, die von einer Agentur vertreten werden, sind nicht berechtigt, diese Seite zu nutzen oder Profile, Bewerbungen oder Lebensläufe einzureichen, und alle derartigen Einreichungen werden als unaufgefordert betrachtet. Qualcomm akzeptiert keine unaufgeforderten Lebensläufe oder Bewerbungen von Agenturen. Bitte senden Sie keine Lebensläufe an unsere E-Mail-Adresse für Stellenangebote, an Mitarbeiter von Qualcomm oder an andere Unternehmensstandorte. Qualcomm ist nicht verantwortlich für Gebühren im Zusammenhang mit unaufgeforderten Lebensläufen/Bewerbungen.
Wenn Sie weitere Informationen zu dieser Stelle wünschen, wenden Sie sich bitte an Qualcomm Careers.
Allgemeine Zusammenfassung
Stellenübersicht
Als Mitglied des Qualcomm Standard Cell Design Teams ist der Kandidat für die Entwicklung hochwertiger geistiger Eigentumsrechte (IP) für fortschrittliche Halbleitertechnologieknoten verantwortlich. Diese Rolle beinhaltet die Anwendung starker technischer Expertise und Kreativität, um effiziente und skalierbare physische Layout-Designs innerhalb des strukturierten und methodischen Design-Frameworks von Qualcomm zu liefern. Die Position bietet erhebliche Möglichkeiten für berufliches und technisches Wachstum durch Einblicke in branchenführende Designpraktiken und Spitzentechnologien.
Stellenbeschreibung
- Entwurf und Entwicklung physischer Layouts für Standard-Logikzellen unter Verwendung branchenüblicher computergestützter Design (CAD) Werkzeuge wie Cadence Virtuoso. Diese Rolle beinhaltet die Nutzung von Skripting- und algorithmischen Programmiersprachen, einschließlich SKILL und Python, zur Unterstützung der Layout-Automatisierung, Optimierung und Effizienz des Designs.
- Durchführung umfassender Layout-Verifizierungen, einschließlich Design Rule Checks (DRC), Layout Versus Schematic (LVS) und Electrical Rule Checks (ERC).
- Enge Zusammenarbeit mit Schaltungsdesignern, um sicherzustellen, dass Layouts die Qualitäts-, Leistungs- und Zuverlässigkeitsanforderungen erfüllen.
- Pflege und Verwaltung von Layout-Datenbanken unter Verwendung der vorgesehenen Design Management Software.
- Zusammenarbeit mit dem Engineering-Designteam, um Designkonzepte, Einschränkungen und Projektmeilensteine zu verstehen; genaue und prägnante Kommunikation des Designstatus und Verfolgung von Zeitplänen.
- Proaktive und unabhängige Identifizierung und Lösung von Design- und PDK-bezogenen Problemen; klare Dokumentation und Kommunikation von Lösungen an Layout- und Engineering-Stakeholder.
- Enge Zusammenarbeit mit Schaltungsdesignern und Maskenlayoutdesignern an globalen Entwicklungsstandorten, einschließlich der Vereinigten Staaten, Taiwan und Indien.
- Nachweis starker Kommunikationsfähigkeiten und effektiver Teamarbeit bei gleichzeitig effizientem Beitrag in einem global verteilten Ingenieurteam.
Mindestanforderungen
- Associate-Abschluss oder technisches Zertifikat in Informatik, Mathematik, Elektrotechnik oder einem verwandten Fachgebiet.
- Grundlegendes Verständnis der CMOS-Technologie und der Prinzipien des integrierten Schaltungsdesigns (IC).
- Hohe Detailgenauigkeit mit der Fähigkeit, effektiv in einer kollaborativen Teamumgebung zu arbeiten.
- Bachelor-Abschluss in Naturwissenschaften, Ingenieurwesen oder einem verwandten Bereich.
Bevorzugte Qualifikationen
- Bachelor-Abschluss in Informatik, Ingenieurwesen oder einem verwandten Bereich.
- Kenntnisse über parasitäre Effekte und Zuverlässigkeitsaspekte in fortschrittlichen IC-Designs.
- Vertrautheit mit Skripting- und Automatisierungssprachen wie SKILL und Python für die Layoutentwicklung und -optimierung.
- Erfahrung mit fortschrittlichen Halbleiterprozesstechnologien, einschließlich FinFET- und Gate-All-Around (GAA)-Knoten, ist von Vorteil.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen