Vereinigte Staaten
Retym
Tenstorrent
Physical Design Engineer, PnR
Vereinigte Staaten
Santa Clara, California, United States · Fort Collins, Colorado, United States · Austin, Texas, United States
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Tenstorrent ist führend in der Branche bei modernster KI-Technologie und revolutioniert Leistungserwartungen, Benutzerfreundlichkeit und Kosteneffizienz. Da KI das Computing-Paradigma neu definiert, müssen sich Lösungen weiterentwickeln, um Innovationen in Softwaremodellen, Compilern, Plattformen, Netzwerken und Halbleitern zu vereinen. Unser vielfältiges Team von Technikern hat aus dem Nichts eine leistungsstarke RISC-V-CPU entwickelt und teilt eine Leidenschaft für KI und den tiefen Wunsch, die bestmögliche KI-Plattform aufzubauen. Wir schätzen Zusammenarbeit, Neugier und das Engagement, schwierige Probleme zu lösen. Wir erweitern unser Team und suchen Mitarbeiter aller Erfahrungsstufen.
Tenstorrent sucht talentierte Physical Design Engineers zur Implementierung von Hochleistungs-Partitionen für einen branchenführenden KI-SoC. Sie werden den gesamten Implementierungsfluss von der Synthese bis zum Tapeout verantworten und mit Weltklasse-Ingenieuren zusammenarbeiten, um die Grenzen von Leistung, Stromverbrauch und Fläche zu verschieben. Wenn Sie eine Leidenschaft für die Entwicklung von Silizium haben, das die Zukunft des KI-Computings antreibt, und Freude daran haben, komplexe Designherausforderungen zu lösen, dann möchten wir Sie in unserem Team haben.
Diese Stelle ist hybrid, mit Sitz in Austin, TX oder Santa Clara, CA oder Fort Collins, CO.
Wir begrüßen Kandidaten mit verschiedenen Erfahrungsstufen für diese Stelle. Während des Interviewprozesses werden die Kandidaten für das entsprechende Level bewertet, und die Angebote werden diesem Level entsprechen, das von dem in dieser Ausschreibung abweichen kann.
Was Sie lernen werden
- Wie man KI-SoC-Partitionen End-to-End implementiert und abschließt, einschließlich Power-Intent, Timing und physischem Signoff in einem modernen Synopsys-basierten Flow.
- Tiefere Expertise in Signoff-Domänen: EM/IR, DRC/LVS, logische Äquivalenz (LEC/Formality) und CDC-bewusste Implementierung an aussagekräftigen Produktionsblöcken.
- Praktische Integration von analogen/Mixed-Signal-Makros (PLL/DLL), DFT-Funktionen (OCC/MBIST) und SoC-Schnittstellen-IPs innerhalb fortschrittlicher Physical Design Flows und kollaborativer Tapeout-Umgebungen.
Diese Position erfordert Zugang zu Technologie, die eine US-Exportlizenz für Personen erfordert, deren jüngstes Staatsbürgerschafts- oder Daueraufenthaltsland eine US-EAR-Landesgruppe D:1, E1 oder E2 ist.
Dieses Stellenangebot steht unter dem Vorbehalt, dass der Bewerber Zugang zu US-exportkontrollierter Technologie erhält. Aufgrund der US-Exportgesetze, einschließlich derer, die in den US Export Administration Regulations (EAR) kodifiziert sind, ist das Unternehmen verpflichtet, die Einhaltung dieser Gesetze bei der Übertragung von Technologie an Staatsangehörige bestimmter Länder (wie EAR-Landesgruppen D:1, E1 und E2) sicherzustellen. Diese Anforderungen gelten für Personen, die sich in den USA und allen Ländern außerhalb der USA befinden. Da die angebotene Position direkten und/oder indirekten Zugang zu Informationen, Systemen oder Technologien haben wird, die diesen Gesetzen unterliegen, kann das Angebot von Ihrem Staatsbürgerschafts-/Daueraufenthaltsstatus oder Ihrer Fähigkeit, eine vorherige Lizenzerteilung vom US-Handelsministerium oder der zuständigen Bundesbehörde zu erhalten, abhängig sein. Wenn eine Anstellung aufgrund von US-Exportgesetzen nicht möglich ist, wird jedes Stellenangebot widerrufen.
Mindestanforderungen
Wer Sie sind
- Erfahren mit Synthese- und Place-and-Route-Flows, insbesondere unter Verwendung von Synopsys Design Compiler / Fusion Compiler und IC Compiler II.
- Komfortabel in einem kleinen, funktionsübergreifenden Physical Design Team, das einen Block oder ein Subsystem verantwortet und Meilensteine für das Tapeout mit klarer Kommunikation und Verantwortlichkeit partnerschaftlich begleitet.
- Idealerweise bringen Sie zusätzliche Tiefe in Bereichen wie UPF/Multi-Voltage-Power-Domains, SoC-Schnittstellen-IP-Integration (z. B. I3C, UART), Signoff-Breite (DRC/LVS, EM/IR, LEC/Formality), Multi-Clock/CDC-bewusste Implementierung, PLL/DLL-Integration und DFT-bewusste physische Implementierung (OCC/MBIST) mit.
Was wir brauchen
- Durchführung von Synthese, PNR und STA für zugewiesene Partitionen eines komplexen KI-SoC.
- Unterstützung beim Abschluss von EM/IR, Sicherstellung der Konsistenz der UPF-Power-Intent mit der Implementierung und Steuerung von LEC- und physischen Verifikations-Signoffs für Ihre Partitionen in Abstimmung mit den Methodologie-Verantwortlichen.
- Enge Zusammenarbeit mit Architekten, RTL-Designern und DFT-Ingenieuren zur Lösung von Implementierungs- und Signoff-Problemen über Ihre Blöcke hinweg.
Die Vergütung für alle Ingenieure bei Tenstorrent reicht von $100k - $500k, einschließlich Basis- und variabler Vergütungsziele. Erfahrung, Fähigkeiten, Ausbildung, Hintergrund und Standort wirken sich alle auf das tatsächlich unterbreitete Angebot aus.
Tenstorrent bietet ein sehr wettbewerbsfähiges Vergütungspaket und Sozialleistungen, und wir sind ein Arbeitgeber, der Chancengleichheit fördert.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen