Vereinigte Staaten
Temple Health
Tenstorrent
Sr. Staff Engineer, RTL Physical Implementation Lead
Vereinigte Staaten
Santa Clara, California, United States · Austin, Texas, United States
Automatische Übersetzung. Prüfe das Original.
Über die Stelle
Tenstorrent ist branchenführend im Bereich modernster KI-Technologie und revolutioniert Leistungserwartungen, Benutzerfreundlichkeit und Kosteneffizienz. Da KI das Computing-Paradigma neu definiert, müssen sich Lösungen weiterentwickeln, um Innovationen in Softwaremodellen, Compilern, Plattformen, Netzwerken und Halbleitern zu vereinen. Unser vielfältiges Team von Technikern hat aus dem Nichts eine hochleistungsfähige RISC-V-CPU entwickelt und teilt die Leidenschaft für KI und den tiefen Wunsch, die bestmögliche KI-Plattform aufzubauen. Wir schätzen Zusammenarbeit, Neugier und das Engagement, schwierige Probleme zu lösen. Wir erweitern unser Team und suchen Mitarbeiter aller Senioritätsstufen.
Wir suchen einen talentierten Ingenieur, der unser CPU-Designteam verstärkt und das front-end RTL Physical Implementation Team leitet. Treiben Sie CAD-Flows über mehrere Prozesstechnologien hinweg voran, während Sie eng mit den Micro-Architekten zusammenarbeiten, um CPU-Kernkonfigurationen zu verfeinern und PPA zu optimieren. Sie arbeiten an einer CPU, die auf dem RISC-V ISA basiert, und arbeiten mit den DV-, PD-, RTL- und Performance-Teams zusammen, um ein funktionales, zeitlich und leistungsmäßig konvergiertes Design zu liefern.
Was Sie lernen werden
Diese Position ist hybrid und basiert in Austin, TX oder Santa Clara, CA.
Wir begrüßen Kandidaten mit verschiedenen Erfahrungsstufen für diese Rolle. Während des Interviewprozesses werden die Kandidaten für das entsprechende Level bewertet, und die Angebote werden diesem Level entsprechen, das von dem in dieser Ausschreibung abweichen kann.
- Entwicklung und Leitung eines Hochleistungs-Physical-Design-Teams, das darauf zugeschnitten ist, schwierige und einzigartige Probleme zu lösen, um führende IP-Lösungen zu generieren
- End-to-End-Einblick in das CPU-Design von der Mikroarchitektur bis zur Zeit- und Leistungs-Konvergenz.
- Praktische Erfahrung in der Optimierung von CPU-Designs und der Steuerung von PPA-Verbesserungen.
- Integration von Open-Source- und branchenüblichen Tools zur Verbesserung von Physical Flows und Ergebnissen.
- Arbeit in einem tiefgreifend technischen, hochgradig kollaborativen Team, das sich mit modernsten CPU-Designherausforderungen befasst.
Dieses Stellenangebot steht unter dem Vorbehalt, dass der Bewerber berechtigt ist, auf US-exportkontrollierte Technologie zuzugreifen. Aufgrund der US-Exportgesetze, einschließlich der in den US Export Administration Regulations (EAR) kodifizierten Gesetze, ist das Unternehmen verpflichtet, die Einhaltung dieser Gesetze bei der Übertragung von Technologie an Staatsangehörige bestimmter Länder (wie EAR Country Groups D:1, E1 und E2) sicherzustellen. Diese Anforderungen gelten für Personen, die sich in den USA und in allen Ländern außerhalb der USA befinden. Da die angebotene Position direkten und/oder indirekten Zugang zu Informationen, Systemen oder Technologien hat, die diesen Gesetzen unterliegen, kann das Angebot von Ihrem Staatsbürgerschafts-/Daueraufenthaltsstatus oder Ihrer Fähigkeit, eine vorherige Lizenzerteilung vom US-Handelsministerium oder der zuständigen Bundesbehörde zu erhalten, abhängig sein. Wenn eine Beschäftigung aufgrund von US-Exportgesetzen nicht möglich ist, wird jedes Stellenangebot widerrufen.
Wer Sie sind
- Ein Experte für Physical Design-Praktiken zur Optimierung von PPA
- Erfahren im Physical Design für Hochleistungsanwendungen.
- Versiert in RTL-Codierung (Verilog/VHDL) und vertraut mit branchenüblichen Tools für Simulation und Power-Analyse.
- Kompetent in Synthese-, Place-and-Route-Tools, einschließlich Flows und Physical Design-Methodik.
- Hintergrund in CPU-Mikroarchitektur.
Was wir brauchen
- Verantwortlich für die front‑end Physical Implementation und PPA-Definition für eine Hochleistungs-RISC-V-CPU und ein CPU-Subsystem
- Eng mit Microarchitects und RTL-Designern zusammenarbeiten, um das IP durch Optimierung von Frequenz, Leistung und Fläche über verschiedene Prozessknoten hinweg „besser zu machen“
- Definition von anfänglichen Floorplänen und frühen Schätzungen für Fläche, Leistung und Frequenz für wichtige CPU- und Subsystemkonfigurationen
- Partnerschaft mit der breiteren PD-Organisation und PD-Leads zur Verbesserung und Standardisierung von Methodiken, Flows und Kundenmaterialien für CPU-, Subsystem- und System-IPs, als „PD für IP“-Spezialist, der PD- und Designteams überbrückt
- Einsatz innovativer Techniken zur Optimierung von Leistung, Performance und Fläche bei gleichzeitiger Durchführung von Physical Design-Experimenten und Auswertung der Ergebnisse.
- Zusammenfassung und Kommunikation von PPA-Kompromissen und Empfehlungen an die breiteren RISC-V- und PD-Teams
Die Vergütung für alle Ingenieure bei Tenstorrent reicht von $100k - $500k, einschließlich Basis- und variabler Vergütungsziele. Erfahrung, Fähigkeiten, Ausbildung, Hintergrund und Standort wirken sich alle auf das tatsächlich unterbreitete Angebot aus.
Tenstorrent bietet ein äußerst wettbewerbsfähiges Vergütungspaket und Sozialleistungen, und wir sind ein Arbeitgeber, der Chancengleichheit fördert.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen