Temple Health
Tenstorrent
Top Level Physical Design Engineer
Wer Sie sind
Tenstorrent ist führend in der Branche bei modernster KI-Technologie und revolutioniert Leistungserwartungen, Benutzerfreundlichkeit und Kosteneffizienz. Da KI das Paradigma des Computings neu definiert, müssen sich Lösungen weiterentwickeln, um Innovationen in Softwaremodellen, Compilern, Plattformen, Netzwerken und Halbleitern zu vereinen. Unser vielfältiges Team von Technikern hat aus dem Nichts eine leistungsstarke RISC-V-CPU entwickelt und teilt eine Leidenschaft für KI und den tiefen Wunsch, die beste KI-Plattform zu schaffen. Wir schätzen Zusammenarbeit, Neugier und das Engagement, schwierige Probleme zu lösen. Wir erweitern unser Team und suchen Mitwirkende aller Erfahrungsstufen.
Tenstorrent sucht einen außergewöhnlichen Physical Design Engineer auf Senior-Niveau, um die Top-Level-Implementierung unserer komplexen KI- und CPU-System-on-Chip-Designs voranzutreiben. Sie werden die interdisziplinäre Zusammenarbeit orchestrieren, anspruchsvolle Floorpläne, Stromversorgungsnetze und Taktnetzwerke implementieren und gleichzeitig den Designabschluss auf Chipebene sicherstellen. Wenn Sie die Komplexität des Full-Chip-Physical-Designs beherrschen und die nächste Generation von KI-Hardware liefern möchten, benötigen wir Ihre Expertise.
- Ein erfahrener Physical Design Engineer, der komplexe Full-Chip-Implementierungsherausforderungen meistert.
- Experte in der abteilungsübergreifenden Zusammenarbeit, der effektiv mit Architektur-, RTL- und Packaging-Teams zusammenarbeitet.
- Leidenschaftlich daran interessiert, Chip-Level-Implementierungen für Stromverbrauch, Leistung und Fläche zu optimieren.
- Ein detailorientierter Profi, der den Designabschluss vorantreibt und gleichzeitig die Qualität aufrechterhält und aggressive Zeitpläne einhält.
Diese Rolle ist hybrid, mit Sitz in Santa Clara, CA oder Austin, TX oder Fort Collins, CO.
Wir begrüßen Kandidaten mit verschiedenen Erfahrungsstufen für diese Rolle. Während des Interviewprozesses werden die Kandidaten für das entsprechende Niveau bewertet, und die Angebote werden diesem Niveau entsprechen, das von dem in dieser Ausschreibung abweichen kann.
Diese Position erfordert Zugang zu Technologie, die eine US-Exportlizenz für Personen erfordert, deren jüngstes Staatsbürgerschafts- oder Daueraufenthaltsland eine US-EAR-Landesgruppe D:1, E1 oder E2 ist.
Dieses Stellenangebot steht unter dem Vorbehalt, dass der Bewerber Zugang zu US-exportkontrollierter Technologie hat. Aufgrund der US-Exportgesetze, einschließlich derer, die in den US Export Administration Regulations (EAR) kodifiziert sind, ist das Unternehmen verpflichtet, die Einhaltung dieser Gesetze bei der Übertragung von Technologie an Staatsangehörige bestimmter Länder (wie EAR-Landesgruppen D:1, E1 und E2) sicherzustellen. Diese Anforderungen gelten für Personen, die sich in den USA und in allen Ländern außerhalb der USA befinden. Da die angebotene Position direkten und/oder indirekten Zugang zu Informationen, Systemen oder Technologien hat, die diesen Gesetzen unterliegen, kann das Angebot von Ihrem Staatsbürgerschafts-/Daueraufenthaltsstatus oder Ihrer Fähigkeit, eine vorherige Lizenzerteilung vom US-Handelsministerium oder der zuständigen Bundesbehörde zu erhalten, abhängig sein. Wenn eine Anstellung aufgrund von US-Exportgesetzen nicht möglich ist, wird jedes Stellenangebot zurückgezogen.
Was wir brauchen
- 8+ Jahre Erfahrung im Top-Level-SOC-Physical-Design bei komplexen Designs mit Millionen von Gates.
- Tiefgreifende Expertise in hierarchischem Floorplanning, Fabric-Implementierung, Power-Grid-Design und globaler Taktverteilung.
- Nachweisliche Erfolgsbilanz bei Bump-Planung, RDL-Implementierung und Designs mit mehreren Spannungsebenen.
- Beherrschung von Timing-Closure, EM/IR-Analyse und physikalischer Verifikation auf Chipebene.
Was Sie lernen werden
- Implementierung von hochmodernen KI-Beschleunigern und Hochleistungs-CPUs auf SOC-Ebene.
- Fortgeschrittene Techniken für Chiplet-Integration und Co-Design für Packaging der nächsten Generation.
- Strategien zur Optimierung massiver Designs mit komplexen Stromversorgungsdomänen und Taktarchitekturen.
- Methoden zur Steuerung eines erfolgreichen Chip-Level-Abschlusses durch effektive funktionsübergreifende Zusammenarbeit.
Die Vergütung für alle Ingenieure bei Tenstorrent reicht von $100k bis $500k, einschließlich Basis- und variabler Vergütungsziele. Erfahrung, Fähigkeiten, Ausbildung, Hintergrund und Standort wirken sich alle auf das tatsächlich unterbreitete Angebot aus.
Tenstorrent bietet ein sehr wettbewerbsfähiges Vergütungspaket und Sozialleistungen, und wir sind ein Arbeitgeber, der Chancengleichheit fördert.
