Vereinigte Staaten
The MITRE Corporation
Unconventional, Inc.
AI Silicon, Junior Digital Design Engineer
Vereinigte Staaten
Mountain View, California, United States
Automatische Übersetzung. Prüfe das Original.
Über Unconventional
Junior Member of Technical Staff - AI Silicon Digital Design Engineer
Seit 2022 ist KI im Mainstream angekommen und gestaltet ganze Branchen von Bildung und Softwareentwicklung bis hin zu grundlegenden Konsumverhalten neu. Diese Revolution hat eine beispiellose Nachfrage nach Rechenleistung geschaffen – eine Nachfrage, die heute grundlegend durch Energie begrenzt ist, nicht nur im Rechenzentrum, sondern im globalen Maßstab.
Bei Unconventional ist es unsere Mission, dies zu lösen. Wir denken Computing von Grund auf neu, um eine neue Grundlage für KI zu schaffen, die 1000x effizienter ist. Wir tun dies, indem wir die reiche Physik von Halbleitern nutzen und neuronale Netze direkt auf die Gerätephysik abbilden, anstatt uns auf Schichten ineffizienter Abstraktion zu verlassen.
Die Rolle
Als Member of Technical Staff, SOC Design Engineer, werden Sie ein Gründungsmitglied unseres kleinen, multidisziplinären F&E-Teams sein. Wir suchen erfahrene und hochmotivierte Individuen mit einem starken Verständnis für SOC-Design, die begeistert sind, die schwierigsten und unklarsten technischen Herausforderungen an der Schnittstelle von KI, Physik und Computerarchitektur anzugehen. Sie sind verantwortlich für die treibende Kraft hinter Erfindung, Prototyping und Validierung der Kernkomponenten unserer neuartigen Computerplattform.
Verantwortlichkeiten
SoC-Design & Integration
- Mitwirkung an der Definition der Mikroarchitektur und Integration von digitalen Blöcken, einschließlich CPU, Schnittstellen und Speicher-Subsystemen.
- Unterstützung bei der Integration von Drittanbieter-IPs in das Haupt-SoC-Fabric.
Hands-on RTL-Implementierung
- Schreiben von sauberem, synthetisierbarem und leistungsstarkem Verilog/SystemVerilog-Code.
- Durchführung von Hands-on RTL-Design für SoC-Blöcke und digitale Schnittstellen, mit Fokus auf die Erfüllung von Power, Performance und Area (PPA) Zielen.
- Implementierung und Debugging von wichtigen digitalen Schnittstellen zur Gewährleistung der Systemstabilität.
- Implementierung fortschrittlicher Techniken für Low-Power-Design (Clock Gating, Power Domains).
Synthese & Timing
- Durchführung von initialer Synthese und formaler Verifikation (LEC), um sicherzustellen, dass das Design routbar ist und die Frequenzziele erfüllt.
- Erstellung von Block-Level-Timing-Constraints.
Lint & CDC
- Ausführung und Behebung von RTL-Linting-, Clock Domain Crossing (CDC)- und Reset Domain Crossing (RDC)-Prüfungen unter Verwendung branchenüblicher Tools.
Unterstützung beim Design Verification (DV)
- Teilnahme am Block-Level-Verifikationsplan und Unterstützung bei der Entwicklung einer robusten Verifikationsumgebung.
- Triage und Debugging von Simulationsfehlern zur Gewährleistung der funktionalen Korrektheit.
Externe Koordination
- Unterstützung erstellter technischer Schnittstellen und Mitwirkung bei der Übergabe zwischen internem Design und physischen Implementierungsteams.
Mindestanforderungen
- Ausbildung: B.S. oder M.S. in Elektrotechnik, Computertechnik oder einem verwandten Fachgebiet.
- Erfahrung: 4+ Jahre Berufserfahrung im digitalen ASIC/SoC-Design.
Starke technische Expertise
- Expertise in Verilog RTL-Coding und Grundlagen des digitalen Designs.
Beherrschung des Design-Flows
- Vertrautheit mit Standard-EDA-Tools für Simulation, Assertions, Synthese, Linting und Clock Domain Crossing (CDC)-Analyse.
- Verständnis des vollständigen ASIC-Design-Flows, von der Spezifikation bis zum Tape-out.
- Kommunikation: Ausgezeichnete schriftliche und mündliche Kommunikationsfähigkeiten.
Bevorzugte Qualifikationen (Nice to Have)
- Erfahrung mit Design-Constraints oder Architekturen im Zusammenhang mit Machine Learning/Neural Network-Beschleunigern ist ein großes Plus.
- Erfahrung mit UVM (Universal Verification Methodology)-Umgebungen für grundlegendes Debugging.
- Kenntnisse in formalen Verifikationstechniken.
- Erfahrung mit Post-Silicon-Bring-up und Lab-Debugging mit Logikanalysatoren oder Oszilloskopen.
- Erfahrung mit modernen Designmethoden, einschließlich generativer KI-Codeentwicklungsplattformen.
- Erfahrung in der Integration großer analoger Mixed-Signal-Blöcke in größere Subsysteme.
Warum bei uns einsteigen?
- Die Mission: Ein grundlegendes Problem lösen, das Computing für die nächsten 50 Jahre neu definieren könnte.
- Der Einfluss: Seien Sie ein Gründungsmitglied eines Weltklasse-Teams mit einer überdurchschnittlichen Chance auf Eigenverantwortung und Einfluss.
- Die Herausforderung: Arbeiten Sie an tiefgreifend herausfordernden, intellektuell anregenden Problemen, die an der Spitze mehrerer Fachgebiete stehen.
- Die Vergünstigungen: Ein umfassendes Paket, das erstklassige Gesundheitsleistungen, 401k Matching, wirklich unbegrenzte PTO und kostenlose Mahlzeiten in unserem Büro in Palo Alto beinhaltet.
Mehr Möglichkeiten mit einem Profil
Für mehr Stellen berücksichtigt werden, ohne den ganzen Prozess zu wiederholen? Erstellen Sie Ihr Profil, damit Unternehmen auf Nort Sie finden.
Profil erstellen