Ambiq Micro, Inc.

28 ago 2026

Sr. Staff Engineer - Verificación de Diseño Digital

Estados Unidos

Austin, Texas, United States

PythonC++

Traducción automática. Consulta el original.

Acerca de la empresa

Ambiq tiene la misión de habilitar la inteligencia en todas partes, impulsando la revolución de la IA en el borde con las soluciones de semiconductores de menor consumo del mundo. Basados en nuestra tecnología patentada sub-umbral y cerca del umbral, nuestros chips ofrecen mejoras múltiples en la eficiencia energética sin un escalado de proceso costoso. Desde 2010, hemos enviado más de 300 millones de unidades a clientes que construyen wearables más inteligentes, dispositivos médicos, productos IoT y aplicaciones de borde impulsadas por IA. Nuestros equipos multifuncionales abarcan diseño, investigación, desarrollo, producción, marketing, ventas y operaciones en Austin, Hsinchu, Shanghái, Shenzhen y Singapur. Nos movemos rápido, abordamos problemas difíciles y creamos espacio para que las personas crezcan a través de un trabajo complejo y significativo que da forma al futuro de la tecnología. Buscamos solucionadores de problemas creativos y automotivados que estén ansiosos por superar los límites tecnológicos y tener un impacto real en la eficiencia energética.

En Ambiq, vivimos según cinco valores: Innovar. Colaborar. Enfocarse. Aprender. Lograr.

Si te identificas con esto, únete a nosotros: la revolución de la inteligencia en todas partes comienza aquí.

RESPONSABILIDADES

Serás responsable de verificar diseños digitales complejos, incluidos Sistemas en Chip (SoCs) con múltiples CPUs, procesadores de señal digital, hardware de seguridad, interconexiones y lógica periférica que soporta aplicaciones de IoT y computación en el borde.

El candidato ideal es una persona proactiva que asume la plena propiedad de los esfuerzos de verificación y entrega consistentemente silicio de alta calidad y listo para producción.

Las responsabilidades clave incluyen:

Ser propietario y ejecutar la verificación digital de extremo a extremo en niveles de bloque, subsistema y chip completo (SoC).

Desarrollar planes de verificación detallados alineados con las especificaciones de arquitectura y diseño.

Realizar la verificación a nivel de SoC utilizando simulación de chip completo y entornos de regresión.

Arquitectar e implementar bancos de pruebas escalables y reutilizables basados en UVM utilizando SystemVerilog.

Desarrollar escenarios de prueba completos, estímulos, monitores y verificadores para lograr una cobertura funcional robusta.

Impulsar pruebas aleatorias restringidas y dirigidas, incluyendo mecanismos de scoreboarding y auto-verificación.

Desarrollar y mantener bibliotecas y pruebas de verificación basadas en C/C++ para la validación a nivel de SoC.

Automatizar flujos de verificación para regresiones, recopilación de cobertura e informes de resultados.

Definir, rastrear y cerrar objetivos de cobertura funcional y de código.

Utilizar metodologías avanzadas de depuración para aislar y resolver problemas complejos de diseño y verificación.

Realizar análisis de causa raíz y colaborar estrechamente con los equipos de diseño para impulsar correcciones.

Asegurar que la calidad de la verificación cumpla o supere los estándares del proyecto, del cronograma y de la industria.

EXPERIENCIA PREFERIDA

La experiencia con cargas de trabajo de inferencia de IA basadas en el borde es una ventaja.

IPs de seguridad (Cripto, OTP).

Subsistemas digitales con uso intensivo de DSP y cómputo.

Arquitecturas de SoC de alto rendimiento o bajo consumo.

Habilitación de cargas de trabajo de IA/ML en el borde.

--------------------------------------------------------------------------------

REQUISITOS

BSEE o MSEE con 8–12 años de experiencia práctica en verificación de diseño digital.

Trayectoria comprobada de múltiples tape-outs con silicio funcionando según especificación.

Sólida experiencia en verificación de SoC a nivel de bloque, subsistema y chip completo.

Capacidad para definir y gestionar entregables de verificación, hitos y cronogramas.

Identificar proactivamente los riesgos de verificación e implementar estrategias de mitigación.

Experiencia trabajando con SoCs complejos que integran múltiples IPs y VIPs de terceros

Sólidas habilidades de colaboración para trabajar eficazmente con los equipos de diseño, arquitectura y software.

Excelentes habilidades de comunicación para informar sobre el estado, los problemas y el progreso a las partes interesadas.

HABILIDADES TÉCNICAS

Verificación de Diseño:

SystemVerilog, UVM, Verilog.

Metodologías de cobertura funcional y de código.

Verificación aleatoria restringida y scoreboarding.

Verificación de SoC y basada en software:

Verificación basada en C/C++ en entornos SoC (requerido).

Experiencia con sistemas basados en procesadores (ARM y/o RISC‑V preferido).

Arquitecturas y Protocolos:

SoCs basados en procesadores ARM o RISC‑V.

Protocolos AMBA (AXI, AHB, APB).

DMA, control de flujo e interfaces serie estándar.

Scripting y Automatización:

Python, Perl, Makefile.

Bajo Consumo (Digital):

La experiencia en la verificación de arquitecturas y características digitales de bajo consumo es muy deseable.

**Debe estar actualmente autorizado para trabajar en los Estados Unidos para cualquier empleador.

Idiomas

Sr. Staff Engineer - Verificación de Diseño Digital

Acerca de la empresa

RESPONSABILIDADES

EXPERIENCIA PREFERIDA

REQUISITOS

HABILIDADES TÉCNICAS

Tu próximo empleoya está buscándote.

Más oportunidades con un solo perfil

Sigue explorando

Responsable de Soporte TI

Administrador Sénior de Operaciones de TI y Seguridad

Científico de investigación sénior - IA en robótica