Estados Unidos
PwrQ Holdings LLC
Astera Labs
Ingeniero Principal de Diseño Digital
Estados Unidos
San Jose, California, United States
Traducción automática. Consulta el original.
Sobre la oportunidad
Astera Labs (NASDAQ: ALAB) proporciona infraestructura de IA a escala de rack a través de soluciones de conectividad diseñadas específicamente. Al colaborar con hiperescaladores y socios del ecosistema, Astera Labs permite a las organizaciones desbloquear todo el potencial de la IA moderna. La plataforma de conectividad inteligente de Astera Labs integra tecnologías basadas en semiconductores CXL®, Ethernet, NVLink, PCIe® y UALink™ con la suite de software COSMOS de la empresa para unificar diversos componentes en sistemas cohesivos y flexibles que ofrecen conectividad escalable de extremo a extremo. El negocio de soluciones de conectividad personalizadas de la empresa complementa su cartera basada en estándares, lo que permite a los clientes implementar arquitecturas personalizadas para satisfacer sus requisitos de infraestructura únicos. Descubra más en asteralabs.com.
Descripción del puesto
Únase a Astera Labs como Ingeniero Principal de Diseño Digital para diseñar e implementar diseños digitales de próxima generación para soluciones de conectividad de IA de alto rendimiento. Será responsable de bloques complejos desde la microarquitectura hasta la puesta en marcha del silicio, impulsando la implementación de RTL y colaborando con los equipos de verificación, diseño físico y DFT para entregar silicio de calidad de producción que admita los protocolos PCIe Gen 6/7, CXL, UALink, UCI, Ethernet y DDR4/DDR5.
Este puesto ofrece la oportunidad de trabajar en tecnología de vanguardia en la vanguardia de la infraestructura de IA, asumiendo la responsabilidad de desafíos de diseño críticos en un entorno colaborativo y de ritmo rápido donde sus contribuciones impactan directamente en los productos implementados por los principales hiperescaladores del mundo.
Responsabilidades Clave
Propiedad y Ejecución del Diseño
- Desarrollar e implementar bloques y subsistemas digitales complejos definiendo la microarquitectura e impulsando la implementación de RTL con un equilibrio excepcional de potencia, rendimiento y área utilizando tecnologías de silicio mejores que 7nm.
- Liderar los esfuerzos para lograr el cierre de temporización e implementar funciones de Diseño para Pruebas (DFT) para un rendimiento óptimo del diseño.
- Impulsar los diseños a producción, asegurando la responsabilidad de la calidad, el cronograma y el éxito general del diseño.
Verificación e Integración
- Colaborar con los equipos de verificación para desarrollar planes de prueba, lograr el cierre de cobertura y depurar problemas complejos.
- Ser responsable de la integración de IP de terceros y la verificación a nivel de bloque hasta la aprobación.
- Trabajar en estrecha colaboración con los equipos post-silicio para facilitar la puesta en marcha y depuración del silicio.
Liderazgo Técnico
- Mentorizar a ingenieros junior para desarrollar sus habilidades y experiencia técnica.
- Contribuir activamente al desarrollo y mejora de los procesos de desarrollo de silicio.
- Impulsar mejoras en la metodología de diseño e iniciativas de automatización de CAD.
Cualificaciones Básicas
- Título de Grado en Ingeniería Eléctrica o equivalente.
- Más de 10 años de experiencia práctica en el desarrollo de productos SoC/silicio complejos en los mercados de Servidores, Almacenamiento y/o Redes.
- Experiencia en definición de arquitectura, desarrollo de microarquitectura, codificación RTL, simulación funcional y síntesis.
- Sólida comprensión del cierre de temporización, simulación a nivel de puerta (GLS) e implementación de DFT.
- Profunda experiencia en al menos un protocolo de alta velocidad: PCIe, CXL, Ethernet, DDR o similar.
- Experiencia de producción con nodos CMOS avanzados (≤7nm).
- Dominio de los flujos de diseño digital de Cadence y/o Synopsys.
Cualificaciones Preferidas
- Máster en Ingeniería Eléctrica o campo relacionado.
- Historial de entrega de múltiples diseños de alto rendimiento a producción en entornos de centros de datos.
- Colaboración práctica con equipos de firmware embebido; comprensión de los desafíos del desarrollo de firmware.
- Familiaridad con subsistemas de procesadores embebidos estándar (RISC-V, Arm, etc.).
- Contribuciones demostradas a la metodología de diseño, automatización de CAD o infraestructura de diseño.
El rango salarial es entre $185,000 y $230,000 dependiendo de la experiencia, el nivel y la necesidad del negocio. Este puesto puede ser elegible para bonificación discrecional, incentivos y beneficios.
Sabemos que la creatividad y la innovación ocurren con más frecuencia cuando los equipos incluyen diversas ideas, orígenes y experiencias, y animamos activamente a todos los que tengan experiencia relevante a postularse, incluidas personas de color, personas LGBTQ+ y no binarias, veteranos, padres y personas con discapacidades.
Más oportunidades con un solo perfil
¿Quieres optar a más puestos sin repetir todo el proceso? Crea tu perfil para que te encuentren las empresas que usan Nort.
Crear mi perfil