Meridian OneCap Credit Corp.
Celero Communications, Inc.
Ingeniero/a de Diseño DSP - FEC
Sobre el puesto
Celero Communications Inc. es una start-up emocionante y de rápido crecimiento en la industria de semiconductores, superando los límites con tecnologías innovadoras que impulsan la infraestructura más avanzada del mundo para IA y centros de datos.
Buscamos ingenieros/as cualificados/as y motivados/as para unirse a nuestro equipo y ayudarnos a construir transceptores ópticos para módems ópticos de próxima generación. El/la candidato/a ideal debe tener una sólida formación teórica en teoría de la codificación, comunicaciones digitales y técnicas de corrección de errores, con experiencia en el desarrollo de algoritmos de corrección de errores hacia adelante (FEC) de alto rendimiento para sistemas de comunicación de alta velocidad. Se prefieren candidatos/as con experiencia en la industria.
Rango Salarial
Ubicaciones: Ottawa, Ontario, Canadá y Vancouver, Columbia Británica, Canadá
150.000 $ - 250.000 $ Brutos Anuales
La oferta final se determinará en función de las habilidades, la experiencia, las cualificaciones y la ubicación relacionadas con el puesto.
Responsabilidades Clave
- Investigar, desarrollar y evaluar esquemas de corrección de errores hacia adelante (FEC) para sistemas de comunicación óptica de alta velocidad.
- Diseñar y optimizar algoritmos FEC de decisión blanda (soft-decision) adecuados para implementaciones de módems ópticos de alto rendimiento.
- Desarrollar y evaluar esquemas de codificación como LDPC, códigos de escalera (staircase codes) o arquitecturas FEC de alto rendimiento relacionadas.
- Modelar y simular el rendimiento de FEC en sistemas de comunicación óptica, incluida la interacción con bloques DSP y las imperfecciones del canal.
- Analizar las compensaciones de rendimiento, incluida la ganancia de codificación, la latencia, el rendimiento y la complejidad de implementación.
- Desarrollar modelos de simulación de punto flotante y punto fijo para la verificación de algoritmos.
- Implementar modelos bit-exactos y cycle-exactos que soporten la implementación de ASIC.
- Colaborar estrechamente con los equipos de DSP, ASIC, firmware y verificación para garantizar una implementación de hardware eficiente.
- Documentar el diseño del algoritmo y los resultados de la simulación.
Cualificaciones Preferidas
- Máster o Doctorado en Ingeniería Eléctrica, Matemáticas, Ingeniería Informática o campo relacionado.
- Sólida formación en teoría de la codificación y algoritmos de corrección de errores.
- Experiencia con esquemas FEC para sistemas de comunicación, particularmente FEC de decisión blanda.
- Familiaridad con LDPC, códigos de escalera, códigos de producto o técnicas FEC modernas relacionadas.
- Experiencia en la evaluación de la ganancia de codificación, el rendimiento BER y la complejidad del decodificador.
- Experiencia en programación en C++, Python, MATLAB o lenguajes similares.
- Experiencia en modelado de sistemas de comunicación.
- Familiaridad con algoritmos DSP para sistemas de comunicación.
- Experiencia con sistemas de control de versiones, específicamente GitHub.
- Familiaridad con consideraciones de implementación de hardware y lenguajes como Verilog o VHDL es una ventaja.
- Espíritu de equipo con una mentalidad centrada en la entrega exitosa del primer producto.
¿Por qué unirse a nosotros?
- La oportunidad de desempeñar un papel fundamental en una start-up de semiconductores de alto crecimiento.
- Trabajar en tecnologías de comunicación óptica de vanguardia que impulsan la IA y los centros de datos hiperscale.
- Una cultura de equipo colaborativa e internacional donde se valoran las ideas y la iniciativa.
- La oportunidad de crecer junto a Celero mientras escalamos y damos forma al futuro de nuestra industria.
