Estados Unidos
Retym
Lightmatter
Ingeniero/a Senior Staff de Diseño Físico de Temporización (STA)
Estados Unidos
Mountain View, California, United States
Python
Traducción automática. Consulta el original.
Sobre la oportunidad
Lightmatter está liderando la revolución en la infraestructura de centros de datos de IA, permitiendo los próximos grandes saltos en el progreso humano. La empresa inventó el primer motor de fotónica apilado en 3D del mundo, Passage™, capaz de conectar miles a millones de procesadores a la velocidad de la luz en centros de datos a gran escala para las cargas de trabajo de IA y HPC más avanzadas.
Lightmatter recaudó $400 millones en su ronda de Serie D, alcanzando una valoración de $4.4 mil millones. ¡Continuaremos acelerando el desarrollo de la fotónica de centros de datos y haciendo crecer todos los departamentos de Lightmatter!
Si te apasiona abordar desafíos complejos, tener un impacto y ser un experto en tu oficio, únete a nuestro equipo de brillantes científicos, ingenieros y líderes consumados de la industria.
¡Lightmatter está (re)inventando el futuro de la computación con luz!
Sobre este puesto
Estamos contratando un Ingeniero/a de Diseño Físico para ayudar a impulsar la ejecución digital backend para algunas de las soluciones de interconexión basadas en fotónica líderes en el mercado. Trabajarás junto a un equipo de científicos e ingenieros de clase mundial definiendo cómo se optimizará el sistema y abriendo camino a problemas nuevos para la industria. Si tu pasión es la innovación, resolver problemas técnicos desafiantes y realizar un trabajo de impacto, deberías unirte a nuestro equipo.
En este puesto serás responsable del desarrollo de restricciones de temporización, STA y cierre de temporización en tecnologías y flujos CMOS de vanguardia. Esto incluye desde la síntesis hasta la colocación y el enrutamiento, el cierre de temporización y la firma de salida (tapeout).
Responsabilidades
- Impulsar la firma de STA para nuestros chips de fotónica de silicio insignia en varios nodos tecnológicos.
- Analizar las directrices de fabricación y trabajar con el equipo de metodología para incorporar las esquinas de firma, los márgenes y las reducciones (derates) en los flujos y metodologías de análisis de temporización.
- Colaborar con los equipos de arquitectura, RTL y DFT para analizar las complejidades de temporización y desarrollar modos de temporización consolidados y restricciones para la síntesis, junto con los flujos de PnR y de firma de temporización del chip.
- Analizar y comprender las compensaciones entre los objetivos de potencia/rendimiento y área para integrarlos en los flujos generales de implementación del chip.
- Ejecutar STA de chip completo y proyectar con precisión el resumen de temporización en todos los escenarios.
- Aprovechar Tempus/PrimeTime para automatizar la generación de ECO de temporización para un cierre efectivo y dar soporte a la implementación del diseño físico.
- Documentar las mejores prácticas y las lecciones aprendidas para impulsar mejoras continuas en proyectos futuros.
Cualificaciones
- Título de Grado en Ingeniería Eléctrica o Ingeniería Informática
- 12 años de experiencia en Diseño Físico, con un mínimo de 5 años de experiencia práctica en STA de ASIC y desarrollo de restricciones de temporización, cierre de temporización con herramientas Cadence o Synopsys.
- Experiencia en la gestión del cierre de temporización mediante la gestión eficaz de las reducciones de variación en el chip (on-chip variation derates), la optimización de restricciones multimodelo y multiesquina (multi-mode multi-corner), y la implementación de estrategias sólidas de construcción de árboles de reloj (clock tree building).
- Sólidos conocimientos de lenguajes de scripting como TCL y Python, PERL o Shell.
- Sólidas habilidades para la resolución de problemas con atención a cada aspecto técnico.
- Ser un buen jugador de equipo con habilidades de comunicación claras y precisas.
Cualificaciones Preferidas
- Máster en Ingeniería Eléctrica o Ingeniería Informática.
- Un mínimo de 8 años de experiencia práctica en STA de ASIC y desarrollo de restricciones de temporización, cierre de temporización con herramientas Cadence o Synopsys.
Beneficios
Ofrecemos una compensación competitiva. El rango salarial base para este puesto se determina en función de la ubicación, la experiencia, la formación académica y los datos del mercado.
Rango salarial: la compensación total va más allá del salario base, también incluye una concesión de acciones para nuevos empleados, acciones anuales basadas en el rendimiento y otras recompensas que reconocen tu impacto y contribución. $220,000—$270,000 USD
- Plan Integral de Atención Médica (Médico, Dental y Visión)
- Programa de Igualación de Ahorros para la Jubilación
- Seguro de Vida (Básico, Voluntario y AD&D)
- Generoso Tiempo Libre (Vacaciones, Enfermedad y Días Festivos)
- Permiso Familiar Pagado
- Incapacidad a Corto y Largo Plazo
- Formación y Desarrollo
- Beneficios para Commuters
- Modelo de lugar de trabajo flexible e híbrido
- Concesiones de acciones (aplicable a empleados a tiempo completo)
La elegibilidad para los beneficios puede variar según tu estado de empleo y ubicación. Lightmatter contrata, emplea, forma, compensa y promueve independientemente de la raza, religión, color, origen nacional, sexo, discapacidad, edad, estado de veterano y cualquier otro estado protegido según lo exija la ley aplicable.
Control de Exportaciones
Los candidatos deben tener la capacidad de cumplir con los requisitos exigidos por el gobierno federal de las leyes de control de exportaciones de EE. UU.
Más oportunidades con un solo perfil
¿Quieres optar a más puestos sin repetir todo el proceso? Crea tu perfil para que te encuentren las empresas que usan Nort.
Crear mi perfil