Estados Unidos
Temple Health
Meta
Ingeniero/a ASIC, Rendimiento y Modelado de Silicio de Infraestructura
Estados Unidos
Sunnyvale, California, United States · Austin, Texas, United States
PythonC++
Traducción automática. Consulta el original.
Sobre la oportunidad
La organización de Ingeniería de Silicio de Meta está creando soluciones de silicio personalizadas que potencian la infraestructura que sustenta las cargas de trabajo de IA y centros de datos de Meta a escala.
Como Ingeniero/a ASIC especializado/a en rendimiento y modelado, definirás y dirigirás el análisis de rendimiento arquitectónico, el modelado pre-silicio y la exploración microarquitectónica de ASICs personalizados diseñados para la infraestructura de Meta.
En este puesto, establecerás la metodología de modelado de rendimiento y la estrategia de hoja de ruta de silicio a largo plazo, colaborando con los equipos de arquitectura, diseño y software para garantizar que el silicio de infraestructura de Meta cumpla los exigentes objetivos de rendimiento, latencia y eficiencia requeridos a hiperescala.
Responsabilidades
- Definir y ser responsable de la estrategia de modelado de rendimiento para ASICs de infraestructura personalizados, incluido el desarrollo de entornos de simulación a nivel de transacción y ciclo preciso.
- Impulsar la exploración microarquitectónica y el análisis de compensaciones entre los dominios de cómputo, subsistema de memoria, interconexión y E/S para informar las decisiones de arquitectura de silicio.
- Desarrollar y validar modelos de rendimiento pre-silicio que predigan con precisión el comportamiento post-silicio para cargas de trabajo de centros de datos.
- Establecer metodologías de análisis de rendimiento, marcos de referencia (benchmarking) y técnicas de identificación de cuellos de botella en todo el pipeline del ASIC.
- Colaborar con los equipos de arquitectura, diseño RTL y diseño físico para traducir los requisitos de rendimiento en especificaciones microarquitectónicas implementables.
- Asociarse con los equipos de software y sistemas para co-optimizar la planificación de cargas de trabajo, el firmware y el comportamiento del controlador frente a las características de rendimiento del silicio.
- Liderar revisiones técnicas interfuncionales y comunicar los resultados del modelado de rendimiento y las recomendaciones arquitectónicas a la dirección de ingeniería.
- Definir hojas de ruta de infraestructura de modelado de rendimiento a largo plazo, incluidas inversiones en herramientas, automatización y plataformas de simulación.
- Mentorizar a otros ingenieros en técnicas de modelado de rendimiento, metodología de simulación y mejores prácticas de análisis microarquitectónico.
- Identificar y resolver brechas de rendimiento entre el comportamiento del silicio modelado y medido mediante análisis de causa raíz estructurado y calibración del modelo.
Cualificaciones Mínimas
- Título de Grado en Ciencias de la Computación, Ingeniería Informática, campo técnico relevante o experiencia práctica equivalente.
- 5+ años de experiencia en modelado de rendimiento ASIC, análisis microarquitectónico o simulación pre-silicio para diseños de silicio o SoC personalizados.
- Dominio de C++ y Python para desarrollar modelos de simulación, marcos de automatización y herramientas de análisis de rendimiento.
- Experiencia en el desarrollo de modelos de rendimiento a nivel de ciclo preciso o a nivel de transacción utilizando C++ y SystemC para sistemas digitales complejos, incluidos procesadores, subsistemas de memoria o interconexiones de alta velocidad.
- Experiencia con el análisis de rendimiento de cargas de trabajo de centros de datos, aceleradores de IA o computación de alto rendimiento en silicio personalizado.
- Experiencia en la definición de especificaciones microarquitectónicas y en la promoción de la alineación interfuncional entre los equipos de arquitectura, RTL y diseño físico.
Cualificaciones Preferidas
- Familiaridad con la validación de rendimiento post-silicio y las metodologías de correlación modelo-hardware.
- Experiencia en el desarrollo de pipelines de automatización basados en Python para la orquestación de simulaciones, pruebas de regresión y análisis de datos de rendimiento.
- Experiencia en síntesis de alto nivel, análisis de compensaciones de potencia-rendimiento-área (PPA) u optimización microarquitectónica impulsada por PPA.
- Experiencia en la creación o escalado de infraestructura de modelado de rendimiento para ASICs de centros de datos a hiperescala, incluidos diseños de aceleradores de red, almacenamiento o inferencia de IA.
- Experiencia con lenguajes de descripción de hardware (por ejemplo, SystemVerilog, VHDL) y entornos de simulación utilizados en flujos de desarrollo de ASIC.
Entre $178,000/año y $250,000/año + bonificación + acciones + beneficios
Más oportunidades con un solo perfil
¿Quieres optar a más puestos sin repetir todo el proceso? Crea tu perfil para que te encuentren las empresas que usan Nort.
Crear mi perfil