PwrQ Holdings LLC
Tenstorrent
Ingeniero/a de Diseño Físico de Nivel Superior
Quién es usted
Tenstorrent está liderando la industria en tecnología de IA de vanguardia, revolucionando las expectativas de rendimiento, la facilidad de uso y la eficiencia de costes. Dado que la IA está redefiniendo el paradigma de la computación, las soluciones deben evolucionar para unificar las innovaciones en modelos de software, compiladores, plataformas, redes y semiconductores. Nuestro diverso equipo de tecnólogos ha desarrollado una CPU RISC-V de alto rendimiento desde cero, y comparte una pasión por la IA y un profundo deseo de construir la mejor plataforma de IA posible. Valoramos la colaboración, la curiosidad y el compromiso para resolver problemas difíciles. Estamos ampliando nuestro equipo y buscamos colaboradores de todas las categorías de experiencia.
Tenstorrent busca un/a Ingeniero/a de Diseño Físico Senior excepcional para impulsar la implementación de nivel superior de nuestros complejos diseños de IA y CPU System-on-Chip. Orquestará la colaboración interdisciplinaria, implementando planos de planta sofisticados, redes de energía y redes de reloj, al tiempo que garantiza el cierre del diseño a nivel de chip. Si destaca en la gestión de la complejidad del diseño físico de chip completo y desea entregar hardware de IA de próxima generación, necesitamos su experiencia.
- Un/a ingeniero/a de diseño físico experimentado/a que prospera con desafíos complejos de implementación de chip completo.
- Experto/a en colaborar entre disciplinas, trabajando eficazmente con los equipos de arquitectura, RTL y empaquetado.
- Apasionado/a por optimizar las implementaciones a nivel de chip para potencia, rendimiento y área.
- Profesional detallista que impulsa el cierre del diseño manteniendo la calidad y cumpliendo plazos ambiciosos.
Este puesto es híbrido, con sede en Santa Clara, CA o Austin, TX o Fort Collins, CO.
Damos la bienvenida a candidatos con diversos niveles de experiencia para este puesto. Durante el proceso de entrevista, los candidatos serán evaluados para determinar el nivel apropiado, y las ofertas se alinearán con ese nivel, que puede diferir del indicado en esta publicación.
Este puesto requiere acceso a tecnología que requiere una licencia de exportación de EE. UU. para personas cuya nacionalidad o residencia permanente más reciente sea un país del Grupo D:1, E1 o E2 de las EAR de EE. UU.
Esta oferta de empleo está sujeta a que el solicitante sea elegible para acceder a tecnología controlada por la exportación de EE. UU. Debido a las leyes de exportación de EE. UU., incluidas las codificadas en las Regulaciones de Administración de Exportaciones de EE. UU. (EAR), la Compañía está obligada a garantizar el cumplimiento de estas leyes al transferir tecnología a nacionales de ciertos países (como los Grupos D:1, E1 y E2 de las EAR). Estos requisitos se aplican a personas ubicadas en los EE. UU. y en todos los países fuera de los EE. UU. Dado que el puesto ofrecido tendrá acceso directo y/o indirecto a información, sistemas o tecnologías sujetas a estas leyes, la oferta puede depender de su estado de ciudadanía/residencia permanente o de su capacidad para obtener la aprobación previa de una licencia del Departamento de Comercio de EE. UU. o de la agencia federal aplicable. Si el empleo no es posible debido a las leyes de exportación de EE. UU., cualquier oferta de empleo será rescindida.
Lo que necesitamos
- Más de 8 años de experiencia en diseño físico de SOC de nivel superior en diseños complejos de millones de puertas.
- Profunda experiencia en floorplanning jerárquico, implementación de fabric, diseño de redes de energía y distribución global de reloj.
- Trayectoria probada con planificación de bumps, implementación de RDL y diseños de dominios de voltaje múltiple.
- Dominio del cierre de temporización, análisis EM/IR y verificación física a nivel de chip.
Lo que hará
- Aprender Cómo implementar aceleradores de IA de vanguardia y CPUs de alto rendimiento a nivel de SOC.
- Técnicas avanzadas para la integración de chiplets y el codiseño de empaquetado de próxima generación.
- Estrategias para optimizar diseños masivos con dominios de energía complejos y arquitecturas de reloj.
- Métodos para impulsar un cierre exitoso a nivel de chip a través de una colaboración interfuncional efectiva.
La compensación para todos los ingenieros en Tenstorrent oscila entre $100k y $500k, incluyendo la compensación base y variable objetivo. La experiencia, las habilidades, la educación, los antecedentes y la ubicación influyen en la oferta real realizada.
Tenstorrent ofrece un paquete de compensación y beneficios altamente competitivos, y somos un empleador que ofrece igualdad de oportunidades.
