Estados Unidos
PwrQ Holdings LLC
Tenstorrent
Ingeniero de Diseño Físico, PnR
Estados Unidos
Santa Clara, California, United States · Fort Collins, Colorado, United States · Austin, Texas, United States
Traducción automática. Consulta el original.
Sobre la oportunidad
Tenstorrent está liderando la industria en tecnología de IA de vanguardia, revolucionando las expectativas de rendimiento, la facilidad de uso y la eficiencia de costos. Dado que la IA está redefiniendo el paradigma de la computación, las soluciones deben evolucionar para unificar las innovaciones en modelos de software, compiladores, plataformas, redes y semiconductores. Nuestro diverso equipo de tecnólogos ha desarrollado una CPU RISC-V de alto rendimiento desde cero, y comparte una pasión por la IA y un profundo deseo de construir la mejor plataforma de IA posible. Valoramos la colaboración, la curiosidad y el compromiso de resolver problemas difíciles. Estamos ampliando nuestro equipo y buscando colaboradores de todas las antigüedades.
Tenstorrent está buscando ingenieros de diseño físico talentosos para implementar particiones de alto rendimiento para un SOC de IA líder en la industria. Serás responsable del flujo de implementación completo, desde la síntesis hasta el tapeout, trabajando junto a ingenieros de clase mundial para superar los límites de rendimiento, potencia y área. Si te apasiona crear silicio que impulse el futuro de la computación de IA y te gusta resolver complejos desafíos de diseño, te queremos en nuestro equipo.
Este puesto es híbrido, con sede en Austin, TX o Santa Clara, CA o Fort Collins, CO.
Damos la bienvenida a candidatos con diversos niveles de experiencia para este puesto. Durante el proceso de entrevista, los candidatos serán evaluados para determinar el nivel apropiado, y las ofertas se alinearán con ese nivel, que puede diferir del publicado en esta oferta.
Qué aprenderás
- Cómo implementar y cerrar particiones de SoC de IA de extremo a extremo, incluyendo intención de potencia, temporización y signoff físico en un flujo moderno basado en Synopsys.
- Mayor experiencia en dominios de signoff: EM/IR, DRC/LVS, equivalencia lógica (LEC/Formality) e implementación CDC-aware en bloques de producción significativos.
- Integración práctica de macros analógicas/de señal mixta (PLL/DLL), características DFT (OCC/MBIST) e IP de interfaz SoC dentro de flujos de diseño físico avanzados y entornos de tapeout colaborativos.
Este puesto requiere acceso a tecnología que requiere una licencia de exportación de EE. UU. para personas cuya ciudadanía más reciente o residencia permanente sea un país del Grupo D:1, E1 o E2 de las Regulaciones de Administración de Exportaciones (EAR) de EE. UU.
Esta oferta de empleo está sujeta a que el solicitante sea elegible para acceder a tecnología controlada por la exportación de EE. UU. Debido a las leyes de exportación de EE. UU., incluidas las codificadas en las Regulaciones de Administración de Exportaciones (EAR) de EE. UU., la Compañía está obligada a garantizar el cumplimiento de estas leyes al transferir tecnología a nacionales de ciertos países (como los Grupos D:1, E1 y E2 de las EAR). Estos requisitos se aplican a personas ubicadas en los EE. UU. y en todos los países fuera de los EE. UU. Dado que el puesto ofrecido tendrá acceso directo y/o indirecto a información, sistemas o tecnologías sujetos a estas leyes, la oferta puede depender de su estado de ciudadanía/residencia permanente o de su capacidad para obtener la aprobación de una licencia previa del Departamento de Comercio de EE. UU. o de la agencia federal aplicable. Si el empleo no es posible debido a las leyes de exportación de EE. UU., cualquier oferta de empleo será rescindida.
Requisitos mínimos
Quién eres
- Experiencia en flujos de síntesis y place-and-route, especialmente utilizando Synopsys Design Compiler / Fusion Compiler e IC Compiler II.
- Comodidad en un equipo pequeño y multifuncional de diseño físico, siendo responsable de un bloque o subsistema y colaborando en hitos de tapeout con comunicación clara y responsabilidad.
- Idealmente, aporta profundidad adicional en áreas como dominios de potencia UPF/multivoltaje, integración de IP de interfaz SoC (por ejemplo, I3C, UART), amplitud de signoff (DRC/LVS, EM/IR, LEC/Formality), implementación multireloj/CDC-aware, integración PLL/DLL e implementación física compatible con DFT (OCC/MBIST).
Qué necesitamos
- Ejecutar síntesis, PNR y STA para las particiones asignadas de un complejo SoC de IA.
- Ayudar a cerrar EM/IR, asegurar que la intención de potencia UPF sea consistente con la implementación y dirigir el signoff de LEC y verificación física para tus particiones en coordinación con los propietarios de la metodología.
- Trabajar estrechamente con arquitectos, diseñadores RTL e ingenieros DFT para resolver problemas de implementación y signoff en tus bloques.
La compensación para todos los ingenieros en Tenstorrent oscila entre $100k y $500k, incluyendo objetivos de compensación base y variable. La experiencia, las habilidades, la educación, los antecedentes y la ubicación influyen en la oferta real realizada.
Tenstorrent ofrece un paquete de compensación y beneficios altamente competitivos, y somos un empleador que ofrece igualdad de oportunidades.
Más oportunidades con un solo perfil
¿Quieres optar a más puestos sin repetir todo el proceso? Crea tu perfil para que te encuentren las empresas que usan Nort.
Crear mi perfil