États-Unis
PwrQ Holdings LLC
Astera Labs
Ingénieur Principal en Conception Numérique
États-Unis
San Jose, California, United States
Traduction automatique. Consultez l’original.
À propos du poste
Astera Labs (NASDAQ : ALAB) fournit une infrastructure IA à l'échelle des racks grâce à des solutions de connectivité spécialement conçues. En collaborant avec des hyperscalers et des partenaires de l'écosystème, Astera Labs permet aux organisations de libérer tout le potentiel de l'IA moderne. La plateforme de connectivité intelligente de Astera Labs intègre des technologies basées sur des semi-conducteurs CXL®, Ethernet, NVLink, PCIe® et UALink™ avec la suite logicielle COSMOS de l'entreprise pour unifier divers composants en systèmes cohérents et flexibles qui offrent une connectivité évolutive de bout en bout, scale-up et scale-out. L'activité de solutions de connectivité personnalisées de l'entreprise complète son portefeuille basé sur des normes, permettant aux clients de déployer des architectures sur mesure pour répondre à leurs besoins uniques en matière d'infrastructure. Découvrez-en plus sur asteralabs.com.
Aperçu du poste
Rejoignez Astera Labs en tant qu'Ingénieur Principal en Conception Numérique pour architecturer et implémenter des conceptions numériques de nouvelle génération pour des solutions de connectivité IA haute performance. Vous serez responsable de blocs complexes, de la micro-architecture à la mise en service du silicium, en pilotant l'implémentation RTL et en collaborant avec les équipes de vérification, de conception physique et de DFT pour livrer un silicium de qualité de production prenant en charge les protocoles PCIe Gen 6/7, CXL, UALink, UCI, Ethernet et DDR4/DDR5.
Ce poste offre l'opportunité de travailler sur une technologie de pointe à l'avant-garde de l'infrastructure IA, en prenant en charge des défis de conception critiques dans un environnement collaboratif et dynamique où vos contributions ont un impact direct sur les produits déployés par les principaux hyperscalers mondiaux.
Responsabilités clés
Propriété et exécution de la conception
- Développer et implémenter des blocs et sous-systèmes numériques complexes en définissant la micro-architecture et en pilotant l'implémentation RTL avec un compromis exceptionnel en matière de puissance, de performance et de surface (PPA) en utilisant des technologies de silicium inférieures à 7 nm.
- Diriger les efforts pour atteindre la fermeture temporelle et implémenter les fonctionnalités de conception pour test (DFT) afin d'optimiser les performances de la conception
- Piloter les conceptions jusqu'à la production, en assurant la responsabilité de la qualité, du calendrier et du succès global de la conception
Vérification et intégration
- Collaborer avec les équipes de vérification pour développer des plans de test, atteindre la couverture et déboguer des problèmes complexes
- Prendre en charge l'intégration de propriété intellectuelle tierce et la vérification au niveau du bloc jusqu'à la validation finale
- Travailler en étroite collaboration avec les équipes post-silicium pour faciliter la mise en service et le débogage du silicium
Leadership technique
- Mentorer les ingénieurs juniors pour développer leurs compétences techniques et leur expertise
- Contribuer activement au développement et à l'amélioration des processus de développement de silicium
- Piloter les améliorations de la méthodologie de conception et les initiatives d'automatisation CAD
Qualifications de base
- Diplôme de licence en génie électrique ou équivalent
- 10+ années d'expérience pratique dans le développement de produits SoC/silicium complexes sur les marchés des serveurs, du stockage et/ou des réseaux
- Expertise en définition d'architecture, développement de micro-architecture, codage RTL, simulation fonctionnelle et synthèse
- Solide compréhension de la fermeture temporelle, de la simulation au niveau des portes (GLS) et de l'implémentation DFT
- Expertise approfondie dans au moins un protocole haute vitesse : PCIe, CXL, Ethernet, DDR ou similaire
- Expérience de production avec des nœuds CMOS avancés (≤7 nm)
- Maîtrise des flux de conception numérique Cadence et/ou Synopsys
Qualifications préférées
- Master en génie électrique ou dans un domaine connexe
- Expérience avérée dans la livraison de plusieurs conceptions haute performance à la production dans des environnements de centre de données
- Collaboration pratique avec les équipes de firmware embarqué ; compréhension des défis du développement de firmware
- Connaissance des sous-systèmes de processeurs embarqués standard (RISC-V, Arm, etc.)
- Contributions prouvées à la méthodologie de conception, à l'automatisation CAD ou à l'infrastructure de conception
La fourchette de salaire est $185,000 à $230,000 selon l'expérience, le niveau et les besoins de l'entreprise. Ce poste peut être éligible à une prime discrétionnaire, à des incitations et à des avantages sociaux.
Nous savons que la créativité et l'innovation se produisent plus souvent lorsque les équipes incluent des idées, des antécédents et des expériences diversifiés, et nous encourageons activement toute personne ayant une expérience pertinente à postuler, y compris les personnes de couleur, les personnes LGBTQ+ et non binaires, les vétérans, les parents et les personnes handicapées.
Plus d’opportunités avec un seul profil
Vous souhaitez accéder à plus de postes sans répéter tout le processus ? Créez votre profil pour être trouvé par les entreprises utilisant Nort.
Créer mon profil