États-Unis
The MITRE Corporation
Meta
Ingénieur ASIC, Conception Physique
États-Unis
Sunnyvale, California, United States · Austin, Texas, United States
Python
Traduction automatique. Consultez l’original.
À propos du poste
L'équipe d'ingénierie silicium de Meta construit des circuits intégrés d'infrastructure personnalisés pour répondre aux exigences de calcul de l'IA, des centres de données et des plateformes matérielles de nouvelle génération.
En tant qu'Ingénieur ASIC spécialisé en Conception Physique, vous piloterez l'implémentation physique de circuits ASIC personnalisés, de la planification de l'étage (floorplanning) à la mise en production (tapeout), en travaillant sur un flux de conception de silicium entièrement personnalisé. Dans ce rôle, vous collaborerez étroitement avec les équipes de conception RTL, de vérification et d'ingénierie de packaging pour livrer des circuits silicium haute performance et économes en énergie qui sous-tendent l'infrastructure de Meta à grande échelle.
Responsabilités
- Exécuter les tâches de conception physique, y compris la planification de l'étage (floorplanning), le placement, la synthèse de l'arbre d'horloge (clock tree synthesis), le routage et la fermeture temporelle (timing closure) pour les conceptions ASIC personnalisées.
- Effectuer l'analyse temporelle statique (static timing analysis) et travailler à la résolution des violations de setup et de hold sur les différents coins de conception et conditions de fonctionnement.
- Collaborer avec les ingénieurs de conception RTL et logique pour s'assurer que les directives de conception pour l'implémentation physique sont respectées tôt dans le cycle de conception.
- Développer et affiner les scripts et méthodologies de conception physique pour améliorer l'automatisation, la qualité des résultats et le temps de cycle.
- Mener des analyses de puissance et implémenter des stratégies d'optimisation de la consommation, y compris le cadençage d'horloge (clock gating), le partitionnement multi-domaines de tension et l'atténuation des chutes de tension (IR drop).
- Exécuter et interpréter les vérifications de validation de conception physique (DRC, LVS, ERC) pour garantir la conformité de la conception avec les règles de fonderie.
- Travailler en partenariat avec les ingénieurs de packaging et de cartes pour définir les plans de connexion des billes (bump maps), les réseaux d'alimentation et les contraintes de l'anneau d'E/S (IO ring).
- Contribuer au développement et à la documentation des flux de conception physique, des meilleures pratiques et des méthodologies réutilisables au niveau des blocs.
- Analyser et résoudre les problèmes de congestion, d'intégrité du signal et d'électromigration sur les blocs de conception hiérarchiques.
Qualifications minimales
- Posséder actuellement, ou être en cours d'obtention, d'un diplôme de Licence (Bachelor's degree) en Informatique, Ingénierie Informatique, domaine technique pertinent, ou expérience pratique équivalente. Le diplôme doit être obtenu avant de rejoindre Meta.
- 2+ années d'expérience en conception physique ASIC, y compris une expérience pratique avec le placement, la synthèse de l'arbre d'horloge, le routage et la fermeture temporelle.
- Expérience avec les outils EDA de conception physique standard de l'industrie tels que Synopsys IC Compiler, Cadence Innovus, ou équivalent.
- Expérience dans la réalisation d'analyses temporelles statiques à l'aide d'outils tels que Synopsys PrimeTime ou équivalent.
- Expérience avec les flux de vérification physique, y compris la validation DRC et LVS avec Calibre ou des outils équivalents.
- Expérience en scripting Tcl, Python, ou shell pour automatiser les tâches et les flux de conception physique.
Qualifications préférées
- Expérience avec les nœuds de processus avancés (7nm ou inférieurs) et la complexité associée des règles de conception.
- Connaissance des techniques de conception à faible consommation d'énergie, y compris les domaines multi-tensions, le power gating et la mise à l'échelle dynamique de la tension et de la fréquence (DVFS).
- Expérience avec les méthodologies de conception physique hiérarchique pour des conceptions ASIC de grande taille, de plusieurs millions de portes.
- Exposition à la conception de circuits intégrés personnalisés pour centres de données ou infrastructure, de l'implémentation au niveau du bloc jusqu'à la mise en production (tapeout).
$114,000/an à $172,000/an + bonus + actions + avantages sociaux
Plus d’opportunités avec un seul profil
Vous souhaitez accéder à plus de postes sans répéter tout le processus ? Créez votre profil pour être trouvé par les entreprises utilisant Nort.
Créer mon profil