HEARTLAND BUSINESS SYSTEMS LLC
Meta
Ingénieur ASIC, Performance et Modélisation du Silicium d'Infrastructure
À propos du poste
L'organisation Silicon Engineering de Meta construit des solutions de silicium personnalisées qui alimentent l'infrastructure sous-jacente aux charges de travail d'IA et de centres de données de Meta à grande échelle.
En tant qu'Ingénieur ASIC spécialisé en performance et modélisation, vous définirez et piloterez l'analyse de performance architecturale, la modélisation pré-silicium et l'exploration microarchitecturale des ASICs personnalisés conçus pour l'infrastructure de Meta.
Dans ce rôle, vous établirez la méthodologie de modélisation de performance et la stratégie de feuille de route silicium à long terme, en partenariat avec les équipes d'architecture, de conception et de logiciel pour garantir que le silicium d'infrastructure de Meta répond aux exigences exigeantes de débit, de latence et d'efficacité requises à l'échelle hyperscale.
Responsabilités
- Définir et posséder la stratégie de modélisation de performance pour les ASICs d'infrastructure personnalisés, y compris le développement d'environnements de simulation cycle-accurate et transaction-level.
- Piloter l'exploration microarchitecturale et l'analyse des compromis entre les domaines de calcul, de sous-système mémoire, d'interconnexion et d'E/S pour éclairer les décisions d'architecture silicium.
- Développer et valider des modèles de performance pré-silicium qui prédisent avec précision le comportement post-silicium pour les charges de travail des centres de données.
- Établir des méthodologies d'analyse de performance, des cadres de benchmarking et des techniques d'identification des goulots d'étranglement sur l'ensemble du pipeline ASIC.
- Collaborer avec les équipes d'architecture, de conception RTL et de conception physique pour traduire les exigences de performance en spécifications microarchitecturales implémentables.
- S'associer aux équipes logicielles et systèmes pour co-optimiser la planification des charges de travail, le firmware et le comportement des pilotes par rapport aux caractéristiques de performance du silicium.
- Diriger des revues techniques interfonctionnelles et communiquer les résultats de modélisation de performance et les recommandations architecturales à la direction de l'ingénierie.
- Définir les feuilles de route de l'infrastructure de modélisation de performance à long terme, y compris les investissements en outillage, automatisation et plateformes de simulation.
- Encadrer d'autres ingénieurs sur les techniques de modélisation de performance, la méthodologie de simulation et les meilleures pratiques d'analyse microarchitecturale.
- Identifier et résoudre les écarts de performance entre le comportement modélisé et mesuré du silicium par une analyse structurée des causes profondes et une calibration du modèle.
Qualifications minimales
- Diplôme de licence en informatique, en ingénierie informatique, dans un domaine technique pertinent, ou expérience pratique équivalente.
- 5+ années d'expérience en modélisation de performance ASIC, analyse microarchitecturale ou simulation pré-silicium pour des conceptions de silicium ou SoC personnalisées.
- Maîtrise de C++ et Python pour le développement de modèles de simulation, de cadres d'automatisation et d'outils d'analyse de performance.
- Expérience dans le développement de modèles de performance cycle-accurate ou transaction-level à l'aide de C++ et SystemC pour des systèmes numériques complexes, y compris des processeurs, des sous-systèmes mémoire ou des interconnexions à haute vitesse.
- Expérience dans l'analyse de performance des charges de travail de centres de données, d'accélérateurs IA ou de calcul haute performance sur du silicium personnalisé.
- Expérience dans la définition de spécifications microarchitecturales et la conduite de l'alignement interfonctionnel entre les équipes d'architecture, RTL et de conception physique.
Qualifications préférées
- Connaissance des méthodologies de validation de performance post-silicium et de corrélation modèle-matériel.
- Expérience dans le développement de pipelines d'automatisation basés sur Python pour l'orchestration de simulation, les tests de régression et l'analyse des données de performance.
- Expérience dans la synthèse de haut niveau, l'analyse des compromis puissance-performance-surface (PPA) ou l'optimisation microarchitecturale pilotée par PPA.
- Expérience dans la construction ou la mise à l'échelle d'une infrastructure de modélisation de performance pour des ASICs de centres de données hyperscale, y compris des conceptions d'accélérateurs réseau, de stockage ou d'inférence IA.
- Expérience avec les langages de description matérielle (par exemple, SystemVerilog, VHDL) et les environnements de simulation utilisés dans les flux de développement ASIC.
$178,000/an à $250,000/an + bonus + actions + avantages sociaux
