ALTEN
Tenstorrent
Ingénieur DFT, Robotique Automobile
À propos du poste
Tenstorrent est un leader de l'industrie dans les technologies d'IA de pointe, révolutionnant les attentes en matière de performance, de facilité d'utilisation et d'efficacité des coûts. Alors que l'IA redéfinit le paradigme informatique, les solutions doivent évoluer pour unifier les innovations dans les modèles logiciels, les compilateurs, les plateformes, la mise en réseau et les semi-conducteurs. Notre équipe diversifiée de technologues a développé un CPU RISC-V haute performance à partir de zéro, et partage une passion pour l'IA et un profond désir de construire la meilleure plateforme d'IA possible. Nous valorisons la collaboration, la curiosité et l'engagement à résoudre des problèmes complexes. Nous élargissons notre équipe et recherchons des contributeurs de tous niveaux d'ancienneté.
En tant que membre de l'équipe Robotique Automobile de Tenstorrent, vous contribuerez à la conception et à la livraison des modules matériels centraux de nos SoC basés sur des chiplets de nouvelle génération pour les produits automobiles. Vous serez le lien entre la conception du silicium, le DFT, les partenaires OSAT et les clients pour garantir que nos plateformes SiP multi-puces répondent à des objectifs agressifs de performance, de qualité et de sécurité.
Ce poste est à distance, basé à Munich, en Allemagne.
Nous accueillons des candidats ayant divers niveaux d'expérience pour ce poste. Au cours du processus d'entretien, les candidats seront évalués pour le niveau approprié, et les offres seront alignées sur ce niveau, qui peut différer de celui indiqué dans cette annonce.
Ce que vous apprendrez
- Comment amener un SiP à une production de masse de qualité automobile.
- Comment les chiplets, les CPU RISC V, les accélérateurs IA et les liens die-to-die s'assemblent dans une plateforme automobile unifiée.
- Comment équilibrer l'architecture du package, le DFT et le coût de test pour atteindre des objectifs agressifs de performance, de qualité et de fiabilité.
Cette offre d'emploi est conditionnée à l'éligibilité du candidat à accéder aux technologies américaines soumises aux réglementations sur le contrôle des exportations. En raison des lois américaines sur l'exportation, y compris celles codifiées dans le U.S. Export Administration Regulations (EAR), la Société est tenue d'assurer la conformité avec ces lois lors du transfert de technologies à des ressortissants de certains pays (tels que les groupes de pays EAR D:1, E1 et E2). Ces exigences s'appliquent aux personnes situées aux États-Unis et dans tous les pays hors des États-Unis. Comme le poste offert impliquera un accès direct et/ou indirect à des informations, systèmes ou technologies soumis à ces lois, l'offre peut être conditionnée à votre statut de citoyenneté/résidence permanente ou à votre capacité à obtenir une licence préalable du Département du Commerce des États-Unis ou de l'agence fédérale applicable. Si l'emploi n'est pas possible en raison des lois américaines sur l'exportation, toute offre d'emploi sera annulée.
Prérequis
Qui vous êtes
- Expérimenté avec les outils ATPG et DFx standard de l'industrie CAD.
- Maîtrise du codage RTL pour la logique DFx, y compris les verrous, les portes d'horloge et les ancres de scan.
- Capacité à traduire les exigences système et de sécurité en contraintes concrètes sur l'architecture du package, l'insertion DFT, et à soutenir l'ingénierie de test avec la planification, les patterns et le débogage.
- À l'aise dans un rôle interfonctionnel qui s'étend au-delà du DFT, y compris les conceptions basse consommation avec plusieurs domaines d'horloge.
- Connaissance des modèles de défaillance, y compris Stuck-at, Transition, Gate-Exhaustive, Path Delay, IDDQ et Cell Aware.
- 10+ années d'expérience de travail avec plusieurs équipes et plusieurs entreprises pour coordonner les efforts de test, de rendement et de qualité.
- Une exposition aux tests post-silicium et au débogage de patterns de test sont des atouts majeurs.
- Expérience avec les campagnes de défaillance un plus.
Ce que nous attendons
- Définir la stratégie DFx pour les packages multi-chiplets, de l'architecture à la production de masse.
- Intégrer les leçons apprises dans les architectures SiP de nouvelle génération, la stratégie DFT et le contenu de test.
- Planification, implémentation et vérification MBIST, LBIST, IST.
- Implémentation JTAG, Scan Compression et ASST.
- Analyse ATPG et de couverture de test à l'aide d'outils standard de l'industrie.
Tenstorrent offre un ensemble de rémunération et d'avantages très compétitifs, et nous sommes un employeur garantissant l'égalité des chances.
