États-Unis
The MITRE Corporation
Unconventional, Inc.
Ingénieur Conception Numérique IA Silicium, Junior
États-Unis
Mountain View, California, United States
Traduction automatique. Consultez l’original.
À propos d'Unconventional
Membre Junior du Personnel Technique - Ingénieur Conception Numérique IA Silicium
Depuis 2022, l'IA est entrée dans le courant dominant, remodelant des industries entières, de l'éducation et du développement logiciel aux comportements fondamentaux des consommateurs. Cette révolution a créé une demande sans précédent de calcul - une demande désormais fondamentalement limitée par l'énergie, non seulement dans les centres de données, mais à l'échelle mondiale.
Chez Unconventional, notre mission est de résoudre ce problème. Nous repensons l'informatique à partir de zéro pour construire une nouvelle base pour l'IA qui est 1000 fois plus efficace. Nous y parvenons en exploitant la riche physique des semi-conducteurs, en cartographiant les réseaux neuronaux directement sur la physique des dispositifs plutôt qu'en nous appuyant sur des couches d'abstraction inefficaces.
Le Poste
En tant que Membre du Personnel Technique, Ingénieur Conception SOC, vous serez un membre fondateur de notre petite équipe R&D multidisciplinaire. Nous recherchons des individus accomplis et très motivés, avec une solide compréhension de la conception SOC, qui sont enthousiastes à l'idée de relever les défis techniques les plus difficiles et les plus ambigus à l'intersection de l'IA, de la physique et de l'architecture informatique. Vous serez responsable de la conduite de l'invention, du prototypage et de la validation des composants clés de notre nouvelle plateforme informatique.
Responsabilités
Conception et Intégration SOC
- Contribuer à la définition de la micro-architecture et à l'intégration des blocs numériques, y compris le CPU, les interfaces et les sous-systèmes mémoire.
- Assister dans l'intégration de propriété intellectuelle (IP) tierce dans le tissu principal du SoC.
Implémentation RTL pratique
- Écrire du code Verilog/SystemVerilog propre, synthétisable et haute performance.
- Réaliser la conception RTL pratique pour les blocs SOC et les interfaces numériques, en se concentrant sur l'atteinte des objectifs de puissance, performance et surface (PPA).
- Implémenter et déboguer les interfaces numériques clés pour assurer la stabilité du système.
- Implémenter des techniques avancées pour la conception à faible consommation (gating d'horloge, domaines d'alimentation).
Synthèse et Timing
- Effectuer la synthèse initiale et la vérification formelle (LEC) pour s'assurer que la conception est routable et atteint les objectifs de fréquence.
- Créer des contraintes de timing au niveau du bloc.
Lint & CDC
- Exécuter et résoudre les vérifications de linting RTL, de croisement de domaines d'horloge (CDC) et de croisement de domaines de reset (RDC) à l'aide d'outils standards de l'industrie.
Support à la Vérification de Conception (DV)
- Participer au plan de vérification au niveau du bloc et aider à développer un environnement de vérification robuste.
- Trier et déboguer les échecs de simulation pour assurer l'exactitude fonctionnelle.
Coordination Externe
- Soutenir les interfaces techniques créées et assister dans le transfert entre les équipes de conception interne et d'implémentation physique.
Qualifications Minimales
- Formation : Licence ou Master en Génie Électrique, Génie Informatique ou domaine connexe.
- Expérience : 4+ années d'expérience industrielle en conception numérique ASIC/SOC.
Expertise Technique Solide
- Expertise en codage RTL Verilog et en fondamentaux de la conception numérique.
Maîtrise du Flux de Conception
- Familiarité avec les outils EDA standards pour la simulation, les assertions, la synthèse, le linting et l'analyse de croisement de domaines d'horloge (CDC).
- Compréhension du flux complet de conception ASIC, de la spécification au tape-out.
- Communication : Excellentes compétences en communication écrite et orale.
Qualifications Souhaitées (Atouts)
- L'expérience avec des contraintes de conception ou des architectures liées aux accélérateurs Machine Learning/Réseaux Neuronaux est un atout majeur.
- Expérience avec les environnements UVM (Universal Verification Methodology) pour le débogage de base.
- Connaissance des techniques de vérification formelle.
- Exposition au bring-up post-silicium et au débogage en laboratoire à l'aide d'analyseurs logiques ou d'oscilloscopes.
- Expérience avec les méthodes de conception modernes, y compris les plateformes de développement de code IA générative.
- Expérience dans l'intégration de grands blocs mixtes analogiques et numériques dans des sous-systèmes plus importants.
Pourquoi nous rejoindre ?
- La Mission : Relever un problème fondamental qui pourrait redéfinir l'informatique pour les 50 prochaines années.
- L'Impact : Être un membre fondateur d'une équipe de classe mondiale avec une opportunité disproportionnée de propriété et d'impact.
- Le Défi : Travailler sur des problèmes profondément stimulants et intellectuellement stimulants qui se situent à la pointe de plusieurs domaines.
- Les Avantages : Un package complet comprenant des avantages santé de premier ordre, une correspondance de 401k, des congés payés vraiment illimités et des repas gratuits dans nos bureaux de Palo Alto.
Plus d’opportunités avec un seul profil
Vous souhaitez accéder à plus de postes sans répéter tout le processus ? Créez votre profil pour être trouvé par les entreprises utilisant Nort.
Créer mon profil