Allegro MicroSystems

Engenheiro de Verificação de Design de Sinais Mistos

Python
Tradução automática. Consulte o original.

A Oportunidade

A equipe da Allegro é unida por um propósito claro — avançar tecnologias que tornam o mundo mais seguro, mais eficiente e mais sustentável. Com mais de 30 anos de experiência em inovação de semicondutores, trazemos esse propósito à vida em todas as partes do negócio — desde o desenvolvimento de produtos inovadores e o sucesso do cliente até a forma como nos apoiamos mutuamente e às comunidades que servimos.

A Allegro MicroSystems está buscando um Engenheiro de Verificação de Design de Sinais Mistos (MSDV) entusiasmado e motivado para se juntar à nossa equipe de desenvolvimento. Neste papel, você trabalhará sob a orientação de líderes técnicos seniores para desenvolver e executar bancadas de teste de verificação de sinais mistos de alto nível para nossos circuitos integrados líderes de mercado automotivos e industriais. Você atuará como uma interface chave entre blocos de construção analógicos em nível de transistor e sistemas de controle digital, executando simulações funcionais em sequenciamento de energia, configurações de registradores e casos de teste em nível de sistema para garantir o sucesso da primeira passagem do silício.

O que você fará

  1. Executar e depurar simulações AMS de alto nível usando Cadence AMS Designer e Virtuoso para verificar interações em nível de chip entre front-ends analógicos e lógica digital.
  1. Auxiliar na escrita e manutenção de modelos comportamentais e bancadas de teste usando Verilog, SystemVerilog e Verilog-AMS/Real-Number Modeling (RNM/wreal).
  1. Verificar sequências de energização/desenergização, eventos de brown-out e circuitos de reset (POR, POK, UVLO) em cantos de tensão e temperatura para garantir o comportamento adequado de inicialização.
  1. Validar mapas de registradores, cargas de configuração EEPROM, protocolos de leitura/escrita e modos de teste de trimagem contra especificações de design.
  1. Registrar e rastrear bugs de verificação usando o rastreamento de issues do GitLab, aplicando estados de fluxo de trabalho padrão (Análise Pendente, Verificado) para suportar a prontidão para tapeout.
  1. Colaborar com Design Analógico, Design Digital e Engenharia de Sistemas para revisar métricas de cobertura no Jama Connect e apoiar o fechamento de casos de teste.

O que você trará

  1. Bacharelado ou Mestrado em Engenharia Elétrica, Engenharia da Computação ou disciplina relacionada.
  1. 1–3 anos de experiência na indústria ou acadêmica/estágio relevante em verificação de design de sinais mistos ou design de CI.
  1. Familiaridade com ferramentas EDA da Cadence (Virtuoso, ADE Explorer/Assembler, AMS Designer).
  1. Compreensão de linguagens HDL (Verilog, SystemVerilog) e conhecimento introdutório de Verilog-A/AMS.
  1. Sólido domínio de circuitos analógicos fundamentais (amplificadores, bandgaps, LDOs, ADCs, osciladores) e noções básicas de lógica digital.
  1. Solucionador de problemas curioso e proativo com fortes habilidades de comunicação escrita e verbal que gosta de aprender e colaborar em um ambiente de engenharia global.
  1. Familiaridade básica com ambientes Linux e scripting (Python, Bash ou Skill) é um diferencial.
  1. Exposição a ferramentas de rastreamento de issues (por exemplo, GitLab) e sistemas de gerenciamento de requisitos (por exemplo, Jama Connect).

Por que Allegro?

Junte-se à Allegro e faça parte de uma equipe onde suas contribuições realmente importam.

Promovemos uma cultura de Inovação Real, capacitando você a ultrapassar limites, desenvolver soluções de ponta e impulsionar a melhoria contínua.

Seu trabalho criará um Impacto Real ao resolver desafios complexos do mundo real que impulsionam nosso sucesso e moldam o futuro da tecnologia.

Você experimentará Conexão Real, colaborando com colegas talentosos em todo o mundo em um ambiente construído sobre confiança, respeito e um propósito compartilhado.

Junte-se a nós — e ajude a construir o próximo.

Na Allegro, estamos comprometidos em fornecer um ambiente livre de assédio e de respeito mútuo para impulsionar a inovação através da colaboração de pensamento inclusivo. A Allegro é um Empregador de Oportunidades Iguais e não discrimina com base em raça, religião, cor, sexo, identidade de gênero, orientação sexual, idade, deficiência física ou mental, origem nacional, status de veterano, status parental ou qualquer outra base coberta pela lei apropriada. A Allegro toma decisões de contratação com base unicamente em qualificações, mérito e necessidades de negócios no momento.

Os candidatos elegíveis devem residir em um estado onde a Allegro atualmente tenha um local de escritório: Isso inclui New Hampshire, Massachusetts, Texas e Michigan. Certas posições (como cargos de vendas de campo) podem estar isentas deste requisito.

Mais oportunidades com um só perfil

Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.

Criar meu perfil

Seu próximo empregojá está te procurando.

Nort

Plataforma de recrutamento reverso para programadores