Estados Unidos
Redwood Materials
Astera Labs
Engenheiro Principal de Design Físico, STA
Estados Unidos
San Jose, California, United States
Python
Tradução automática. Consulte o original.
Sobre a oportunidade
Astera Labs (NASDAQ: ALAB) fornece infraestrutura de IA em escala de rack por meio de soluções de conectividade projetadas para fins específicos. Ao colaborar com hyperscalers e parceiros do ecossistema, a Astera Labs permite que as organizações liberem todo o potencial da IA moderna. A Plataforma de Conectividade Inteligente da Astera Labs integra tecnologias baseadas em semicondutores CXL®, Ethernet, NVLink, PCIe® e UALink™ com a suíte de software COSMOS da empresa para unificar diversos componentes em sistemas coesos e flexíveis que oferecem conectividade scale-up e scale-out de ponta a ponta. O negócio de soluções de conectividade personalizadas da empresa complementa seu portfólio baseado em padrões, permitindo que os clientes implementem arquiteturas personalizadas para atender aos seus requisitos únicos de infraestrutura. Descubra mais em asteralabs.com asteralabs.com/.
Visão Geral
Como Engenheiro Principal de Design Físico (STA) da Astera Labs, você desempenhará um papel crucial na condução do planejamento, coordenação e execução que apoiam o design do portfólio de ASICs de conectividade da Astera Labs usados nos principais provedores de serviços de nuvem, OEMs de servidores e redes do mundo. Esta função exige propriedade de STA de ponta a ponta em todas as etapas do design, profundo conhecimento técnico e colaboração estreita com as equipes de RTL, design físico e verificação para garantir uma convergência de tempo robusta em todo o chip. Esta função é totalmente presencial e no local.
Principais Responsabilidades
- Liderar o fechamento de tempo do RTL à aprovação, garantindo tempo robusto em SoCs complexos.
- Desenvolver e validar restrições SDC, incluindo configuração MMMC, para permitir análise STA precisa e eficiente.
- Definir e gerenciar orçamentos de tempo de I/O em designs hierárquicos.
- Aplicar metodologias avançadas de aprovação em nós TSMC de 7nm e inferiores, incluindo efeitos OCV/AOCV e PVT.
- Utilizar bibliotecas ETM para análise de tempo hierárquica e correlação, equilibrando tempo de execução e precisão.
- Fornecer feedback de tempo acionável nos níveis de bloco e de chip completo, incluindo análise de causa raiz e orientação de ECO.
- Gerenciar execuções STA em larga escala multi-corner/multi-mode com automação, particionamento e uso eficiente de recursos.
- Gerar e validar ECOs de tempo, em parceria com as equipes de design físico e RTL para fechamento rápido.
- Colaborar estreitamente com as equipes de design, implementação e verificação para impulsionar a convergência de tempo, fornecendo expertise e orientação no nível de aprovação.
Qualificações Básicas
- Bacharelado em Engenharia Elétrica ou Ciência da Computação é obrigatório; Mestrado é preferível.
- ≥10 anos de experiência em análise de tempo e aprovação para SoCs complexos em aplicações de Servidor, Armazenamento ou Rede.
- Experiência em restrições de tempo, metodologia STA e fechamento de tempo nos níveis de bloco e de chip completo.
- Forte conhecimento de fluxos de síntese, place-and-route, extração e verificação de equivalência em nós avançados (7nm ou inferiores).
- Proficiência com as ferramentas de design físico/STA da Cadence e/ou Synopsys.
- Forte habilidade de scripting (Tcl, Python, Perl).
- Capacidade de trabalhar de forma independente com forte priorização e uma mentalidade profissional e focada no cliente.
Experiência Preferencial
- Familiaridade com desafios de tempo de SerDes de alta velocidade ou PHY Ethernet.
- Conhecimento de metodologias ECO, ferramentas DFT e análise de cobertura de teste.
- Experiência trabalhando com fornecedores de IP para integração de RTL e hard-macro.
- Familiaridade com SystemVerilog/Verilog.
A faixa salarial base é USD 209,000.00 USD – USD 250,000.00. Seu salário base será determinado com base em sua localização, experiência e na remuneração de funcionários em cargos semelhantes.
Sabemos que a criatividade e a inovação acontecem com mais frequência quando as equipes incluem diversas ideias, origens e experiências, e nós ativamente encorajamos todos com experiência relevante a se candidatar, incluindo pessoas de cor, pessoas LGBTQ+ e não-binárias, veteranos, pais e indivíduos com deficiência.
Mais oportunidades com um só perfil
Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.
Criar meu perfil