HEARTLAND BUSINESS SYSTEMS LLC
Meta
Engenheiro(a) ASIC, Design Físico
Sobre a oportunidade
Meta está desenvolvendo silício customizado para potencializar a próxima geração de hardware de infraestrutura e consumo, incluindo aceleradores de data center e dispositivos vestíveis.
A equipe de Design Físico é responsável por traduzir RTL em silício de alta performance e fabricável, gerenciando todo o fluxo de implementação física, desde o floorplanning até o signoff. Nesta função, você liderará a estratégia de design físico para blocos ASIC complexos, definirá metodologias de implementação e fará parcerias próximas com as equipes de arquitetura, design e verificação para entregar chips que atendam a metas agressivas de energia, performance e área em nós de processo avançados.
Responsabilidades
- Liderar a implementação física de blocos ASIC complexos ou chips completos, incluindo floorplanning, placement, clock tree synthesis, routing e signoff em nós de processo avançados
- Definir e liderar a metodologia de design físico, desenvolvimento de fluxo e melhores práticas em toda a organização de design físico
- Realizar e ser responsável pelo timing closure, incluindo análise estática de timing, criação de constraints de timing e signoff multi-corner multi-mode
- Liderar a análise e otimização de integridade de energia, incluindo IR drop, electromigration e técnicas de redução de energia dinâmica
- Colaborar com as equipes de design RTL e arquitetura para fornecer feedback de design físico sobre decisões de microarquitetura, viabilidade de floorplan e design-for-manufacturability
- Fazer parceria com as equipes de custom layout e design de circuitos para integrar blocos analógicos e de sinal misto no fluxo de implementação física digital
- Desenvolver e manter scripts de design físico, fluxos de automação e runsets para melhorar a produtividade da equipe e a qualidade da implementação
- Conduzir verificação de design rule check e layout versus schematic, resolvendo violações em coordenação com as equipes de foundry e design
- Avaliar e qualificar novas ferramentas EDA e kits de design de processo, fornecendo recomendações técnicas para melhorar os resultados da implementação física
- Orientar outros engenheiros em técnicas de design físico, melhorias de fluxo e metodologia de signoff em toda a equipe
Qualificações Mínimas
- Bacharelado em Ciência da Computação, Engenharia da Computação, área técnica relevante ou experiência prática equivalente
- 8+ anos de experiência em design físico de ASIC, incluindo propriedade prática de fluxos completos de implementação física, desde o floorplanning até o tapeout
- 8+ anos de experiência com ferramentas EDA padrão da indústria para placement, routing, clock tree synthesis e signoff (ex: Synopsys IC Compiler, Cadence Innovus, Primetime, Calibre)
- Experiência com análise estática de timing, desenvolvimento de constraints de timing e closure multi-corner multi-mode em nós de processo avançados (7nm ou inferior)
- Experiência em definir e melhorar metodologias de design físico, fluxos e scripts de automação em nível organizacional
- Experiência em colaboração multifuncional com equipes de design RTL, design de circuitos e verificação para resolver desafios de implementação física
Qualificações Preferenciais
- Familiaridade com técnicas de design de baixo consumo de energia, incluindo power gating, implementação de domínios de múltiplas voltagens e escalonamento dinâmico de voltagem e frequência
- Proficiência em linguagens de script como Python ou Tcl para automação de fluxo EDA e análise de dados de design físico
- Experiência com 3D-IC, integração de chiplets ou considerações de design físico de empacotamento avançado
- Experiência com implementação física de aceleradores de machine learning, arquiteturas network-on-chip ou interfaces de memória de alta largura de banda
$178,000/ano a $250,000/ano + bônus + equity + benefícios
