Estados Unidos
The MITRE Corporation
Unconventional, Inc.
Engenheiro(a) de Design Digital de Silício de IA Júnior
Estados Unidos
Mountain View, California, United States
Tradução automática. Consulte o original.
Sobre a Unconventional
Membro Júnior da Equipe Técnica - Engenheiro(a) de Design Digital de Silício de IA
Desde 2022, a IA entrou no mainstream, remodelando indústrias inteiras, da educação e desenvolvimento de software a comportamentos fundamentais do consumidor. Essa revolução criou uma demanda sem precedentes por computação - uma demanda que agora é fundamentalmente limitada pela energia, não apenas no data center, mas em escala global.
Na Unconventional, nossa missão é resolver isso. Estamos repensando a computação do zero para construir uma nova base para IA que seja 1000x mais eficiente. Estamos fazendo isso explorando a rica física dos semicondutores, mapeando redes neurais diretamente para a física do dispositivo, em vez de depender de camadas de abstração ineficientes.
A Vaga
Como Membro da Equipe Técnica, Engenheiro(a) de Design de SoC, você será um membro fundamental de nossa pequena equipe multidisciplinar de P&D. Estamos procurando indivíduos realizados e altamente motivados com um forte entendimento de design de SoC que estejam animados para enfrentar os desafios técnicos mais difíceis e ambíguos na intersecção de IA, física e arquitetura de computadores. Você será responsável por impulsionar a invenção, prototipagem e validação dos componentes centrais de nossa nova plataforma de computação.
Responsabilidades
Design e Integração de SoC
- Contribuir para a definição da microarquitetura e integração de blocos digitais, incluindo CPU, interfaces e subsistemas de memória.
- Auxiliar na integração de IP de terceiros no tecido principal do SoC.
Implementação Prática de RTL
- Escrever código Verilog/SystemVerilog limpo, sintetizável e de alto desempenho.
- Realizar design prático de RTL para blocos de SoC e interfaces digitais, focando em atender às metas de PPA (potência, desempenho e área).
- Implementar e depurar interfaces digitais chave para garantir a estabilidade do sistema.
- Implementar técnicas avançadas para design de baixo consumo de energia (clock gating, domínios de energia).
Síntese e Timing
- Realizar síntese inicial e verificação formal (LEC) para garantir que o design seja roteável e atenda às metas de frequência.
- Criar restrições de timing em nível de bloco.
Lint e CDC
- Executar e resolver verificações de linting de RTL, Clock Domain Crossing (CDC) e Reset Domain Crossing (RDC) usando ferramentas padrão da indústria.
Suporte a Design Verification (DV)
- Participar do plano de verificação em nível de bloco e ajudar a desenvolver um ambiente de verificação robusto.
- Triagem e depuração de falhas de simulação para garantir a correção funcional.
Coordenação Externa
- Suportar interfaces técnicas criadas e auxiliar na entrega entre as equipes internas de design e implementação física.
Qualificações Mínimas
- Educação: Bacharelado ou Mestrado em Engenharia Elétrica, Engenharia da Computação ou área relacionada.
- Experiência: 4+ anos de experiência na indústria em design digital de ASIC/SoC.
Forte Expertise Técnica
- Experiência em codificação Verilog RTL e fundamentos de design digital.
Proficiência no Fluxo de Design
- Familiaridade com ferramentas EDA padrão para simulação, asserções, síntese, linting e análise de clock domain crossing (CDC).
- Compreensão do fluxo completo de design de ASIC, desde a especificação até o tape-out.
- Comunicação: Excelentes habilidades de comunicação escrita e verbal.
Qualificações Preferenciais (Desejável)
- Experiência com restrições de design ou arquiteturas relacionadas a Machine Learning/aceleradores de rede neural é um grande diferencial.
- Experiência com ambientes UVM (Universal Verification Methodology) para depuração básica.
- Conhecimento de técnicas de verificação formal.
- Exposição a bring-up pós-silício e depuração de laboratório usando analisadores lógicos ou osciloscópios.
- Experiência com métodos de design modernos, incluindo plataformas de desenvolvimento de código com IA generativa.
- Experiência na integração de grandes blocos analógicos de sinal misto em subsistemas maiores.
Por que se juntar a nós?
- A Missão: Resolver um problema fundamental que pode redefinir a computação para os próximos 50 anos.
- O Impacto: Ser um membro fundamental de uma equipe de classe mundial com uma oportunidade desproporcional de propriedade e impacto.
- O Desafio: Trabalhar em problemas profundamente desafiadores e intelectualmente estimulantes que estão na vanguarda de múltiplos campos.
- Os Benefícios: Um pacote abrangente, incluindo benefícios de saúde de primeira linha, correspondência de 401k, PTO verdadeiramente ilimitado e refeições gratuitas em nosso escritório em Palo Alto.
Mais oportunidades com um só perfil
Quer aparecer para várias vagas sem repetir todo o processo? Crie seu perfil e seja encontrado pelas empresas que usam a Nort.
Criar meu perfil