OpenAI

23 juin 2026

Ingénieur Senior RTL – Interconnexion & Datapath Réseau

À distanceÉtats-Unis

San Francisco, California, United States

Traduction automatique. Consultez l’original.

À propos du poste

À propos de l'équipe

L'organisation Hardware de OpenAI développe des solutions matérielles et système natives pour l'IA, répondant aux exigences uniques des charges de travail d'IA avancées. S'appuyant sur des efforts tels que Jalapeño, l'équipe développe les futures générations de matériel natif pour l'IA et de systèmes étroitement intégrés pour alimenter la prochaine génération de modèles de pointe. En co-concevant des puces, des systèmes, des outils et des méthodologies, l'équipe contribue à fournir du matériel plus rapide, plus efficace et prêt pour la production pour la plateforme de supercalcul de OpenAI.

À propos du poste

Nous recherchons un ingénieur RTL très expérimenté, impliqué sur le terrain, avec une expertise approfondie en réseau et interconnexion pour prendre en charge des composants critiques de communication sur et hors puce pour notre plateforme d'accélérateur IA personnalisé.

Vous dirigerez la microarchitecture et l'implémentation RTL de fabrics sur puce évolutives connectant des sous-systèmes de calcul, de mémoire et d'E/S à large bande passante, ainsi que des interfaces et protocoles hors puce spécialement conçus qui permettent le calcul personnalisé à grande échelle. Le candidat idéal a récemment géré la production RTL pour des réseaux ou des datapaths commutés par paquets tels que des commutateurs Ethernet, des NIC, des SmartNIC, des accélérateurs réseau, des systèmes RDMA/RoCE, des NoC, ou des fabrics personnalisés scale-up/scale-out.

Il s'agit d'un poste d'ingénieur senior avec une large responsabilité technique et un travail RTL direct substantiel. Vous dirigerez les conceptions depuis les exigences et l'analyse des performances jusqu'à la microarchitecture, l'implémentation SystemVerilog, la clôture de vérification, la convergence de la conception physique, le bring-up du silicium et la préparation à la production. Vous planifierez et superviserez également le travail des ingénieurs juniors et aiderez à développer des relations d'ingénierie productives avec des partenaires externes.

À propos de OpenAI

OpenAI est une entreprise de recherche et de déploiement en IA dédiée à garantir que l'intelligence artificielle à usage général profite à toute l'humanité. Nous repoussons les limites des capacités des systèmes d'IA et cherchons à les déployer en toute sécurité dans le monde à travers nos produits. L'IA est un outil extrêmement puissant qui doit être créé avec la sécurité et les besoins humains en son cœur, et pour atteindre notre mission, nous devons englober et valoriser les nombreuses perspectives, voix et expériences différentes qui forment le spectre complet de l'humanité.

Nous sommes un employeur garantissant l'égalité des chances, et nous ne faisons aucune discrimination fondée sur la race, la religion, la couleur, l'origine nationale, le sexe, l'orientation sexuelle, l'âge, le statut d'ancien combattant, le handicap, les informations génétiques ou toute autre caractéristique légalement protégée applicable.

Pour plus d'informations, veuillez consulter la politique d'action positive et d'égalité d'emploi de OpenAI.

Les vérifications d'antécédents pour les candidats seront administrées conformément à la loi applicable, et les candidats qualifiés ayant des antécédents d'arrestation ou de condamnation seront pris en compte pour l'emploi conformément à ces lois, y compris le San Francisco Fair Chance Ordinance, le Los Angeles County Fair Chance Ordinance for Employers, et le California Fair Chance Act, pour les candidats basés aux États-Unis. Pour les travailleurs non constitués en société du comté de Los Angeles : nous croyons raisonnablement que les antécédents criminels peuvent avoir une relation directe, défavorable et négative avec les tâches professionnelles suivantes, pouvant potentiellement entraîner le retrait d'une offre d'emploi conditionnelle : protéger le matériel informatique qui vous est confié contre le vol, la perte ou les dommages ; retourner tout le matériel informatique en votre possession (y compris les données qu'il contient) lors de la résiliation de l'emploi ou de la fin de la mission ; et maintenir la confidentialité des informations propriétaires, confidentielles et non publiques. De plus, les tâches professionnelles nécessitent l'accès à des systèmes informatiques sécurisés et protégés et à des obligations de sécurité des données associées.

Pour informer OpenAI que vous estimez que cette offre d'emploi n'est pas conforme, veuillez soumettre un rapport via ce formulaire. Aucune réponse ne sera fournie aux demandes non liées à la conformité de l'offre d'emploi.

Nous nous engageons à fournir des aménagements raisonnables aux candidats handicapés, et des demandes peuvent être faites via ce lien.

Politique de confidentialité globale des candidats de OpenAI

Chez OpenAI, nous pensons que l'intelligence artificielle a le potentiel d'aider les gens à résoudre d'immenses défis mondiaux, et nous voulons que les avantages de l'IA soient largement partagés. Rejoignez-nous pour façonner l'avenir de la technologie.

Dans ce rôle, vous :

Serez responsable de la microarchitecture, de la conception RTL et de la livraison de composants majeurs d'interconnexion et de réseau basés sur des paquets, y compris les fabrics NoC, les commutateurs, les routeurs, les ponts, les adaptateurs de protocole, les arbitres, les files d'attente, les planificateurs, les tampons et la logique de gestion du trafic.

Concevrez des mécanismes de routage, d'arbitrage, d'ordonnancement, de contrôle de flux, de gestion de la congestion, de qualité de service, de planification de paquets, de mise en mémoire tampon et de surveillance des performances.

Développerez des interfaces sur puce et hors puce, des ponts de protocole et des protocoles réseau personnalisés ou des extensions de protocole pour les systèmes scale-up et scale-out.

Effectuerez un travail substantiel de microarchitecture directe, de codage SystemVerilog, de simulation et de débogage.

Collaborerez avec les équipes d'architecture et de performance pour analyser les modèles de trafic, identifier les goulots d'étranglement et optimiser la latence, la bande passante, l'équité et l'utilisation sous des charges de travail réalistes.

Travaillerez avec les équipes de vérification pour développer des plans de couverture, des assertions, des scénarios de stress et des stratégies de débogage pour un comportement de paquet et de fabric hautement concurrent.

Collaborerez avec les équipes de conception physique sur la conception consciente du floorplan, la stratégie de pipeline, la clôture temporelle, la puissance, la surface et la congestion physique.

Collaborerez avec les équipes firmware, logiciel, validation et post-silicium tout au long du bring-up et de la préparation à la production.

Gérerez les engagements avec des tiers impliquant des protocoles réseau, d'interface et des IP silicium tout en maintenant la qualité de conception et la responsabilité d'exécution.

Fournirez un leadership technique par le biais d'architectures et de revues de conception, de documentation, de mentorat et de méthodologies RTL réutilisables.

Prérequis

Vous pourriez prospérer dans ce rôle si vous avez :

Une expérience industrielle étendue avec une gestion récente et pratique de RTL complexe pour le réseau, le traitement de paquets ou les interconnexions commutées par paquets.

Une expertise démontrée en réseau dans un ou plusieurs des domaines suivants : commutation Ethernet, datapaths NIC/SmartNIC/DPU, accélérateurs réseau, RDMA/RoCE, InfiniBand, gestion du trafic, ou transports personnalisés scale-up/scale-out.

Une expertise approfondie en Verilog/SystemVerilog et le développement de RTL propre, paramétré et de qualité production.

Un solide bilan de gestion de blocs RTL majeurs ou de sous-systèmes SoC depuis les exigences et la microarchitecture jusqu'au tape-out et au bring-up du silicium.

Une expérience dans la conception de files d'attente, d'arbitres, de planificateurs, de tampons, de logique de routage, de canaux virtuels, de contrôle de flux basé sur des crédits, de gestion de la congestion, de qualité de service, d'ordonnancement ou de mécanismes d'évitement des blocages.

Une expérience avec des interfaces pertinentes sur puce, inter-puces ou hôte telles que AXI, CHI, CXL, PCIe, ou Ethernet, ainsi qu'une expertise plus approfondie en réseau ou en datapath de paquets.

Une expérience dans la conception de protocoles réseau personnalisés, d'extensions de protocole ou de datapaths matériels pour des systèmes RDMA/RoCE, HPC ou IA à grande échelle.

Une solide familiarité avec les flux de développement et de validation RTL, y compris le lint, le CDC/RDC, la synthèse, la vérification formelle, l'analyse statique des délais, l'analyse de puissance et les considérations de conception pour le test.

Une expérience de collaboration avec les équipes d'architecture, de vérification, de conception physique, de firmware, de performance et post-silicium pour livrer des siliciums complexes.

Un jugement solide lors de l'équilibrage des performances, de la puissance, de la surface, du calendrier, du risque de vérification et des contraintes d'implémentation physique.

La capacité à fournir une direction technique, à encadrer des ingénieurs et à favoriser l'alignement tout en restant activement impliqué dans la conception et le débogage RTL.

Une passion pour la réduction de la complexité et l'amélioration de l'effet de levier d'ingénierie par l'automatisation et la conception pragmatique.

Conformément aux lois et réglementations américaines sur le contrôle des exportations, les candidats pour ce poste peuvent devoir satisfaire à certaines exigences de statut légal telles que prévues dans ces lois et réglementations.

Qualifications préférées

Expérience dans la conception d'interconnexions commutées par paquets ou de datapaths réseau pour des accélérateurs IA, des GPU, des CPU, des systèmes HPC, des NIC/SmartNIC, des ASIC de commutation ou des siliciums de datacenter à grande échelle.

Expérience dans la prise en compte des exigences de virtualisation, d'isolation, RAS, de télémétrie, de sécurité ou de cohérence mémoire au sein de sous-systèmes réseau ou d'interconnexion complexes.

Expérience avec la modélisation des performances réseau ou NoC, la simulation de trafic, l'émulation, le prototypage FPGA, ou l'analyse post-silicium du trafic et des performances.

Expérience dans la direction de l'architecture ou de la livraison RTL pour des IP réseau ou d'interconnexion de première génération dans des programmes de silicium en évolution rapide.

Langues

Ingénieur Senior RTL – Interconnexion & Datapath Réseau

À propos du poste

À propos de l'équipe

À propos du poste

À propos de OpenAI

Politique de confidentialité globale des candidats de OpenAI

Prérequis

Qualifications préférées

Ton prochain jobest déjà à ta recherche.

Plus d’opportunités avec un seul profil

Continuer à explorer

Administrateur de Service Desk

Consultant Technique ServiceNow HR Managed Services

Technicien de support informatique